[发明专利]使用穿通电极制备堆叠封装的方法

说明书

技术领域

本发明总地涉及制备堆叠封装(stack package)的方法，更具体而言， 涉及一种制备堆叠封装的方法，其能防止制备良率的下降以及由于热疲劳所 造成的半导体芯片的品质降低。

背景技术

在半导体产业，正持续发展各种封装技术以满足对于小型化和安装可靠 度的持续需求。举例而言，对于小型化的需求已经加速了封装开发到使封装 尺寸非常接近芯片本身尺寸的程度。对于安装可靠度的需求已经加速了用于 改善安装后器件的安装作业效能和机械、电性可靠度的技术发展。

电器和电子装置的发展趋势显然正朝向小型化和高功能性迈进。为了朝 向较小且多功能的器件迈进，正在研发各种技术来提供具有高容量的半导体 模组。一种用以提供具有高容量的半导体模组的技术就是提供一种高度集成 的半导体芯片。由于要求小型化，所以单元(cell)可形成在半导体芯片中 有限的区域中。因此，通过在半导体芯片的有限区域中集成更多的单元来实 现高集成度的半导体芯片。

然而，高集成度的存储芯片需要高精度技术(例如精细线宽)和冗长 的开发周期。由于此限制，过去已经提出各种堆叠技术以作为提供具有高容 量的半导体模组的另一种方法。

目前，在各种堆叠技术中，最广泛使用的堆叠技术是使用穿通电极的堆 叠封装。在使用穿通电极的堆叠封装中，堆叠的半导体芯片经由穿通电极相 互电连接。穿通电极的使用导致堆叠封装尺寸减小及信号传输路径缩短。因 此，堆叠封装使得朝向小型化和多功能性变得有可能。

一般而言，使用穿通电极的堆叠封装可分为两种类型：第一类型中，穿 通电极形成于晶片(wafer)级芯片中，所有工艺在堆叠之前即完成，之后芯 片被切割然后以芯片级堆叠；第二类型中，与穿通电极一起形成并且在堆叠 前经历所有工艺的晶片以晶片级堆叠，然后受到切割。

虽然没有图示及详细说明，在形成堆叠封装的第一类型中，由于可堆叠 已经过测试过程的半导体芯片，因此可以增进制备良率。然而，在第一类型 中，制备堆叠封装所需的工艺数增加。再者，当焊接用于堆叠半导体芯片时， 问题在于焊料球的配置和焊接温度造成半导体芯片品质降低。在第二类型的 堆叠封装中，可以减少工艺成本且工艺本身能被简化。然而，在第二类型中 所有工艺皆在晶片级实行，因此问题在于，如果晶片的多个半导体芯片在制 备最初阶段的制备良率不佳时，在最后制备阶段的堆叠封装的制备良率有可 能会突然下降。

因此，当制备具有穿通电极的堆叠封装，需要一种能防止制备良率降低 以及由于热疲劳造成的半导体芯片品质降低的新技术。

发明内容

本发明的实施例针对一种制备堆叠封装的方法，其能够防止制备良率降 低以及由于热疲劳所造成的半导体芯片品质降低。

在本发明的一个方面，一种制造晶片级堆叠封装的方法包括步骤：背面 研磨包含多个第一半导体芯片的晶片的下表面；将支承构件附于所述被背面 研磨的晶片的下表面；在所述被背面研磨的晶片的各第一半导体芯片上堆叠 一个或更多第二半导体芯片；形成第一穿通电极以电连接堆叠的第一半导体 芯片和第二半导体芯片；将第三半导体芯片附到所堆叠的第二半导体芯片中 的最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通 电极和与第二穿通电极连接的重配置线；将外部连接端子连接到第三半导体 芯片的重配置线；以及将其上堆叠第二和第三半导体芯片的晶片级的第一半 导体芯片切割成芯片级。

该支承构件可包括玻璃和晶片载体中的任一种。

第二半导体芯片的堆叠只在被背面研磨的晶片的被视为良好晶粒(die) 的第一半导体芯片上实行。

在形成第一穿通电极的步骤之后且在贴附第三半导体芯片的步骤之前， 该方法还包括移除该支承构件的步骤。

在连接外部连接端子的步骤之后且在切割第一半导体芯片成芯片级的 步骤之前，该方法还包括移除该支承构件的步骤。

堆叠第二半导体芯片的步骤可利用粘合剂或粘合带实行。

形成第一穿通电极的步骤包括步骤：经由蚀刻所堆叠的第二和第一半导 体芯片直到暴露支承构件来定义通孔；以及将金属性材料填充于该通孔中。

填充金属性材料的步骤可通过插入金属引脚(pin)或通过镀(plating) 来实行。

该第一、第二和第三半导体芯片可包括具有相同功能的相同类型的半导 体芯片。