[发明专利]电熔丝电路

说明书

技术领域

本发明涉及作为OTP(一次编程One—Time—program)存储器使用的电熔丝电路。

背景技术

现有技术中，通过使熔丝元件导通电流，或不导通电流，而切断或不切断熔丝元件，从而实现编程熔丝元件的电熔丝电路，广泛用于高频半导体设备的微调(trimming)用编程设备等。具体而言，该现有技术的电熔丝电路由多晶硅形成的电熔丝元件与流过切断该电熔丝元件的电流用的双极晶体管构成，通过使用双极晶体管流过1A(安培)左右的大电流，而切断电熔丝元件。

另一方面，近年来，在半导体集成电路(LSI)领域中，开发了在多晶硅层上形成硅化物层而使栅极电极为低阻抗的技术。因此，利用该技术，开发了具有多晶硅层与在多晶硅层的上方形成的硅化物层，在硅化物层未切断时为低阻抗，若通过电流的导通而切断硅化物层，则变为高阻抗的电熔丝元件(例如参考专利文献1)。

该电熔丝元件中切断硅化物层所需的瞬时电流在130nm和90nm工艺的年代下为10～30mA(毫安)左右。

在将使用了上述硅化物的电熔丝元件用于高频半导体设备的微调用编程设备等的情况下，由于电熔丝元件的装载数在每1芯片中为4～8条，所以可以使用现有的通用测试器来一次将所有电熔丝元件变为切断状态。

现有技术中，在DRAM和SRAM等的LSI中作为冗余救济用的熔丝元件装载了金属熔丝。考虑代替该金属熔丝，而使用利用了上述硅化物的电熔丝元件。但是，其存在如下的问题。

首先，RAM冗余救济用的熔丝元件的每1芯片的装载数是500～1000条。因此，在将1000条的电熔丝元件一次变为切断状态的情况下，需要10～30A左右的瞬时电流。在现有的通用测试器中，在LSI芯片内部集中流过10～30A的电流很困难，需要专用的测试器。另外，例如在为装载1000个独立的电熔丝电路并依次一条一条地编程电熔丝元件的结构的情况下，需要多个控制端子。例如，在各电路具有4个控制端子的情况下，由于需要4000个控制端子，所以不可能装载到系统LSI上。

针对这种问题，提出了下面说明的电熔丝电路(例如参考专利文献2)。

图15是表示现有技术中的电熔丝电路的结构的电路图。该电熔丝电路如图15所示，由多个(n)电熔丝比特单元500和多(n)级编程·移位寄存器块100构成。电熔丝比特单元500内置1条电熔丝元件501，在编程数据信号FBmTi(i＝1～n)是High电平(下面称作H电平)的情况下，在来自编程·移位寄存器块100的编程使能(enable)信号PBmTi(i＝1～n)为H电平期间，成为将电熔丝元件501切断状态的结构。编程·移位寄存器块100从第1级起依次生成为H电平的单脉冲波形的编程使能信号PBmTi(i＝1～n)，并分别输出到第1级到第n级的电熔丝比特单元500。

更详细说明该现有技术中的电熔丝电路。电熔丝比特单元500如图15所示，包括电熔丝元件501、NMOS晶体管502与2输入的AND电路503。

电熔丝元件501一端与电源VDDHE(3.3V左右)相连，另一端与NMOS晶体管502的漏极相连。NMOS晶体管502与电熔丝元件501串联连接，源极与接地端子相连。AND电路503输入编程数据信号FBmTi(i＝1～n)与编程使能信号PBmTi(i＝1～n)，并将编程信号INmTi(i＝1～n)输入到NMOS晶体管502的栅极。

编程·移位寄存器块100具有n个移位寄存器(PSR)101。n个移位寄存器101在初级输入编程控制信号FPGI，从第1级到第n级，通过使前级的输出为下一级的输入的结构而进行串接。另外，将编程时钟信号PCK公共输入到第1级到第n级的所有移位寄存器101。进一步，将从编程·移位寄存器块100内的n个移位寄存器101输出的编程使能信号PBmTi(i＝1～n)分别输入到第1级到第n级的电熔丝比特单元500。

图16是表示图15中的移位寄存器101的1级详细结构的电路图。移位寄存器101如图16所示，包括2个CMOS传输门102，105、2个反相器电路103，106与2个三态反相器电路104，107。

第1CMOS传输门102被构成为：向PMOS晶体管的栅极输入编程时钟信号PCK，向NMOS晶体管的栅极输入编程时钟信号PCK的反转信号NCK，输入作为第(i—1)级的输出的编程使能传送信号PAmT(i—1)。向初级的第1CMOS传输门102输入编程控制信号FPGI。