[发明专利]硅晶片的受控边缘电阻率

说明书

技术领域

本发明涉及制造具有受控的边缘电阻率的硅晶片的方法。

背景技术

可以在硅晶片上形成电子器件，例如功率器件，如硅晶片上外延层中的沟槽功率MOSFET。通常将这种MOSFET设计和制造得符合最大“导通”电阻(Rdson)和最小击穿电压(BV)的特定技术规格。影响到Rdson和BV的晶片参数为外延层的电阻率。通常，电阻率是晶片处理期间严密监测的对象，技术规格允许与目标值不超过±5％的偏差。通常，偏差的上限和下限与目标值相差同样的百分比。此外，将电阻率指定为在整个晶片上都是均匀的。

在器件处理期间，诸如沟槽蚀刻深度、多晶硅栅极沉积和光刻分辨率等其他因素在整个晶片表面上往往是不均匀的，也会影响给定区域之内的BV。

发明内容

本公开内容涉及一种制造晶片的方法，其中在处理期间控制外延层的电阻率，以便与邻近晶片中心的区域相比，增大或减小邻近晶片边缘的区域中的电阻率。可以在从晶片中心向外扩展的单个台阶或多个台阶中增大或降低邻近边缘的区域中的电阻率目标值。在这种情况下，穿过晶片中心的晶片截面的电阻率图将是碗形的，从邻近截面中的左边缘的区域中的高值向下延伸到截面中心的低点，然后返回到邻近截面右边缘的区域中的高值。相反的情况也是可能的，其中，边缘电阻率小于晶片中心的电阻率。

可以在沉积外延层期间调节工艺参数来控制所述电阻率。例如，可以在晶片表面上使用不均匀的温度和/或工艺反应气体流量。

附图说明

图1为用于根据本公开内容制造的晶片的截面上的外延电阻率的技术规格的示意图。相反的情况也是可能的，其中，边缘电阻率低于晶片中心的电阻率。

图2为晶片正表面的俯视图，其示出了测量电阻率的位置的范例。

具体实施方式

图1示出了晶片制造过程中电阻率的技术规格。针对与晶片中心相交的截面示出了电阻率的技术规格。该图的x轴表示晶片截面上的位置，从图左侧第一晶片边缘R_边缘(1)开始，经过图中心处的晶片中心(R_中心)，终止于图右侧第二晶片边缘R_边缘(2)。还示出了在晶片截面上的中点或半径的一半R_R/2(1)和R_R/2(2)。该图的y轴表示电阻率的目标或极限植。如背景技术部分所述，以前的电阻率技术规格被理解为在整个晶片上是均匀的。

在本公开内容中，电阻率被指定为在整个晶片上具有不同的值。与在邻近晶片中心的区域中所指定的电阻率(R_中心)相比，在邻近晶片边缘的区域中的电阻率(R_边缘(1)和R_边缘(2))通常更大。尽管为了优化其他晶片参数可以使用更小或更大的区域，但通常认为邻近晶片边缘的区域是距晶片边缘大约2mm到大约10mm之内的区域。

如图1所示，与晶片中心处的电阻率(R_中心)相比，邻近边缘的区域中的电阻率(R_{边缘(1，2)})可以增大或减小超过大约2％。在适当的情况下可以采用电阻率的更大或更小的增大或减小，以实现本公开内容的特定应用中所期望的结果。与R_中心相比，R_{边缘(1，2)}的这种增大至少可以为大约6％。

该技术规格可以包括从晶片中心到边缘的电阻率的单次变化，或可以包括多个台阶变化，或从中心到边缘以线性或其他方式改变电阻率。例如，如图1所示，从中心到边缘电阻率分两个台阶增大。第一台阶邻近半径的一半(R_R/2(1)和R_R/2(2))，第二个台阶邻近边缘(R_{边缘(1，2)})。优选地，邻近半径的一半处的电阻率值介于邻近中心处的电阻率值和邻近边缘处的电阻率值之间。可以根据需要选择台阶的其他位置，以针对特定应用和所用的工艺参数调谐晶片性能。图2中示出了用于测量电阻率的典型位置，例如在中心、半径一半和边缘处。还可以使用图1所示的两个台阶之外的其他台阶。根据本公开内容还可以选择每个台阶处电阻率的绝对值和相对值以实现特定应用中的期望性能。