[发明专利]降低翘曲的芯片布局及其方法

权利要求书

1.一种芯片(100)的布局，适于一芯片封装制程，包括：

一应用电路(110)，配置于所述芯片(100)的一区域；以及

多个第一凸块(B1)，配置于所述芯片(100)的一第一侧边，其中这些第一凸块(B1)之间一最大凸块间距(Lmax)小于所述芯片(100)的一宽度(W)的1.1倍。

2.如权利要求1所述的芯片布局，还包括：

多个虚拟凸块(D1)，分别配置于所述最大凸块间距(Lmax)内。

3.如权利要求1所述的芯片布局，还包括：

多个虚拟凸块(D1)，分别取代接近所述最大凸块间距两端的这些第一凸块。

4.如权利要求1所述的芯片布局，还包括：

多个第二凸块(B2)，分别配置于所述芯片(100)的所述第一侧边，且平行于这些第一凸块(B1)，其中这些第二凸块(B2)之间一凸块间距(L)小于所述最大凸块间距(Lmax)；以及

多个虚拟凸块(D2)，分别配置于所述凸块间距(L)内。

5.如权利要求1所述的芯片布局，还包括：

多个第二凸块(B2)，分别配置于所述芯片(100)的所述第一侧边，且平行于这些第一凸块(B1)，其中这些第二凸块(B2)之间一凸块间距(L)小于所述最大凸块间距(Lmax)；以及

多个虚拟凸块(D2)，分别取代接近所述凸块间距两端的这些第二凸块。

6.如权利要求1所述的芯片布局，其中所述芯片封装制程为芯片玻璃接合(chip on glass，COG)制程。

7.如权利要求1所述的芯片布局，其中所述应用电路为一逻辑电路或一类比电路，且所述区域位于所述芯片布局的中央。

8.如权利要求1所述的芯片布局，其中所述区域位于所述最大凸块间距(Lmax)所形成的范围内。

9.一种芯片布局方法，适于一芯片封装制程，包括：

提供一芯片(100)，其中一应用电路(110)配置于所述芯片(100)的一区域；以及

形成多个第一凸块(B1)于所述芯片(100)的一第一侧边，其中这些第一凸块(B1)之间一最大凸块间距(Lmax)小于所述芯片(100)的一宽度(W)的1.1倍，且所述区域包括所述最大凸块间距(Lmax)所形成的范围。

10.如权利要求9所述的芯片布局方法，还包括：

形成多个虚拟凸块(D1)于所述最大凸块间距(Lmax)内。

11.如权利要求9所述的芯片布局方法，还包括：

取代接近所述最大凸块间距两端的这些第一凸块为多个虚拟凸块(D1)内。

12.如权利要求9所述的芯片布局方法，还包括：

形成多个第二凸块(B2)于所述芯片(100)的所述第一侧边且平行于这些第一凸块(B1)，其中这些第二凸块(B2)之间一凸块间距(L)小于所述最大凸块间距(Lmax)；以及

形成多个虚拟凸块(D2)于所述凸块间距(L)内。

13.如权利要求9所述的芯片布局方法，还包括：

形成多个第二凸块(B2)于所述芯片(100)的所述第一侧边且平行于这些第一凸块(B1)，其中这些第二凸块(B2)之间一凸块间距(L)小于所述最大凸块间距(Lmax)；以及

分别取代接近所述凸块间距两端的这些第二凸块为多个虚拟凸块(D2)。

14.如权利要求9所述的芯片布局方法，其中所述芯片封装制程为芯片玻璃接合(chip on glass，COG)制程。