[发明专利]降低翘曲的芯片布局及其方法

说明书

技术领域

本发明涉及一种芯片布局及其方法，并且尤其涉及一种降低翘曲(Warpage)的芯片布局及其方法。

背景技术

在半导体工业中，集成电路(也称为IC、微电路或芯片)的生产主要包括三个阶段：制造晶圆、在晶圆上形成集成电路以及封装集成电路。集成电路通过半导体制程(诸如微影制程)而大量制造于单一晶圆上。此晶圆可切割成许多片，而各片可称之为晶粒，于其上则制造有功能性电路。晶粒通过晶粒上的焊垫而与载体电性连接，以形成芯片封装结构。

在芯片封装制程中，通常会于焊垫上形成凸块(Bump)使其电性连接至载体，藉以降低信号杂讯、提高衬垫电极密度以及获得较薄的封装外形。而芯片封装制程主要有卷带自动粘合(Tape Automated Bonding，TAB)、芯片软板接合(chip on film，COF)及芯片玻璃接合(Chip on Glass，COG)制程，其通常应用于安装液晶显示器(Liquid Crystal Display，LCD)及等离子显示器(Plasma Display)等平面显示器的驱动芯片。

芯片玻璃接合制程为将驱动芯片上的凸块作为接合点而与玻璃相接。芯片玻璃接合制程使用各向异性导电胶膜(Anisotropic Conductive Film，ACF)贴附于玻璃上的搭载部位。在驱动芯片与玻璃两者经画像系统的对位校准后，直接将驱动芯片与玻璃上的导电端子进行预压合及加热加压的热压合动作以完成接合。由于芯片玻璃接合制程直接安装驱动芯片于玻璃上，减少了卷带的使用及内外引脚接合制程，因此具有低成本与制程容易的优点。

然而，由于芯片与玻璃膨胀系数的不同及结构体几何上的不对称，因此在两者进行热压合时，极易造成芯片翘曲，而使阵列排列的凸块电极与下方玻璃上的接脚的密合发生困难，进而降低整体良率。

发明内容

有鉴于此，本发明提供一种芯片布局及其方法，其可降低芯片封装制程中所产生翘曲现象。

本发明提出一种适于芯片封装制程的芯片布局。此芯片布局包括应用电路及多个第一凸块。应用电路配置于芯片的一区域，而多个第一凸块配置于芯片的第一侧边。第一凸块之间的最大凸块间距小于芯片的宽度的1.1倍。

在本发明的一实施例中，上述的芯片布局还包括多个虚拟凸块，分别配置于最大凸块间距内。

在本发明的一实施例中，上述的芯片布局还包括多个第二凸块，其分别配置于芯片的第一侧边，且平行于第一凸块。第二凸块之间的凸块间距小于最大凸块间距，且多个虚拟凸块分别配置于凸块间距内。

本发明提出一种适于芯片封装制程的芯片布局方法。首先，提供一芯片，其中一应用电路配置于该芯片的一区域。接着，在芯片的第一侧边形成多个第一凸块，其中第一凸块之间的最大凸块间距小于芯片的宽度的1.1倍。

在本发明的一实施例中，上述的芯片布局方法还包括在最大凸块间距内形成多个虚拟凸块。

在本发明的一实施例中，上述的芯片布局还包括在芯片的第一侧边形成多个第二凸块，其中第二凸块平行于第一凸块，且第二凸块之间凸块间距小于最大凸块间距。

基于上述，本发明的芯片布局使第一凸块的最大凸块间距小于芯片宽度1.1倍及/或配置虚拟凸块来增加接合点，得以改善芯片在封装制程中所产生的翘曲现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明的一实施例的芯片布局的俯视图；

图2为本发明的另一实施例的芯片布局的俯视图；

图3为本发明的另一实施例的芯片布局的俯视图；

图4为本发明的一实施例的芯片布局方法的流程图。

【主要元件符号说明】

100、200、300：芯片

110：应用电路

100a、200a：第一侧边

100b、200b：第二侧边

A、B：区域

B1、B1a、B1b：第一凸块

B2、B2a、B2b：第二凸块

D1、D2：虚拟凸块

L、L’：凸块间距

Lmax、Lmax’：最大凸块间距

S401～S405：本发明的实施例的芯片布局方法的步骤

具体实施方式