[发明专利]四方扁平无引脚封装制程

权利要求书

1.一种四方扁平无引脚封装制程，包括：

提供具有多个凹槽的一导电层及位于该导电层上的一图案化焊罩层，其中该图案化焊罩层覆盖该导电层的该些凹槽；

移除部分导电层以形成一图案化导电层；

在该图案化导电层上配置多个芯片，以使该图案化焊罩层及该些芯片位于该图案化导电层的同一侧；

透过多条焊线将该些芯片电性连接于该图案化导电层，其中该些芯片及该些焊线位于该图案化导电层的同一侧；

形成至少一封装胶体以包覆该图案化导电层、该图案化焊罩层、该些芯片及该些焊线；以及

分割该封装胶体及该图案化导电层。

2.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，提供具有该些凹槽的该导电层及该图案化焊罩层的方法包括：

提供具有该些凹槽的一导电层；

在该导电层上形成一焊罩层；以及

图案化该焊罩层以形成一图案化焊罩层，其中该图案化焊罩层暴露出部分该导电层。

3.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，多个芯片座及多个引脚被形成于该图案化导电层。

4.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，多个第一开口及多个第二开口被形成于该图案化焊罩层，其中该些第一开口及该些第二开口暴露出部分该图案化导电层。

5.如权利要求4所述的四方扁平无引脚封装制程，其特征在于，该些芯片配置于该些第二开口暴露出的该图案化导电层。

6.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，更包括形成位于该些芯片及该图案化导电层之间的一粘着层。

7.如权利要求6所述的四方扁平无引脚封装制程，其特征在于，该粘着层为一B阶粘着层。

8.如权利要求7所述的四方扁平无引脚封装制程，其特征在于，该B阶粘着层预先被形成于该芯片的一背面。

9.如权利要求7所述的四方扁平无引脚封装制程，其特征在于，在该些芯片被贴附于该图案化焊罩层之前，该B阶粘着层被形成于该图案化焊罩层上。

10.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，该些凹槽被该图案化焊罩层所填满。

11.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，该图案化焊罩层为一B阶层。

12.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，多个第一开口被形成于该图案化焊罩层，其中该些第一开口暴露出部分该图案化导电层。

13.如权利要求12所述的四方扁平无引脚封装制程，其特征在于，该些芯片配置于该图案化焊罩层上。

14.如权利要求13所述的四方扁平无引脚封装制程，其特征在于，该图案化焊罩层为一B阶层。

15.如权利要求1所述的四方扁平无引脚封装制程，其特征在于，更包括形成位于该些芯片及该图案化焊罩层之间的一粘着层。

16.如权利要求15所述的四方扁平无引脚封装制程，其特征在于，该粘着层为一B阶粘着层。