[发明专利]具有高掺杂漏极区的NOR型闪存结构及其制造方法

权利要求书

1.一种具有高掺杂漏极区的NOR型闪存结构，其特征在于，该闪存结构包含：

一半导体衬底，在其上具有二栅极结构；

一第一漏极区，为一轻掺杂区，位于所述二栅极结构之间的所述半导体衬底中；

二第一源极区，分别位于所述二栅极结构的二外侧的所述半导体衬底中；

其中，所述第一源极区在所述半导体衬底中的结深度较所述第一漏极区深；

一高掺杂漏极区，位于所述二栅极结构间的所述半导体衬底中，并与所述第一漏极区重叠，且所述高掺杂漏极区在所述半导体衬底中的结深度较所述第一漏极区深；

二自动对准金属硅化物层，分别位于所述二栅极结构上方；及

一位障插栓，分隔所述二栅极结构。

2.如权利要求1所述的NOR型闪存结构，其特征在于，所述第一漏极区、所述第一源极区及所述高掺杂漏极区为一N型掺杂区。

3.如权利要求1所述的NOR型闪存结构，其特征在于，该闪存结构还包含位于所述第一漏极区上方的一自动对准金属硅化物层。

4.一种具有高掺杂漏极区的NOR型闪存结构的制造方法，其特征在于，该方法包含：

提供一半导体衬底；

在所述半导体衬底上方形成二栅极结构；

在所述二栅极结构之间的所述半导体衬底中进行一轻掺杂离子注入工艺以形成轻掺杂的一第一漏极区，在所述二栅极结构的二外侧的所述半导体衬底中分别形成一轻掺杂源极区，再进行一源极离子注入工艺，在所述二栅极结构的二外侧的所述半导体衬底中分别形成一第一源极区，其中所述第一源极区在所述半导体衬底中的结深度较所述第一漏极区深；

在所述二栅极结构之间分别形成一间隙壁，所述二间隙壁位于所述第一漏极区上方；

进行一高掺杂离子注入工艺以在所述二栅极结构间形成一高掺杂漏极区，其中所述高掺杂漏极区与所述第一漏极区重叠，且所述高掺杂漏极区在所述半导体衬底中的结深度较所述第一漏极区深；及

在所述二栅极结构间形成一位障插栓。

5.如权利要求4所述的制造方法，其特征在于，在所述二栅极结构之间分别形成一间隙壁的步骤更包含：

在所述二间隙壁上沉积一层；

刻蚀所述层至所述第一漏极区表面；及

在所述二栅极结构上与所述第一漏极区表面各形成一自动对准金属硅化物层。

6.如权利要求4所述的制造方法，其特征在于，所述轻掺杂离子注入工艺中所使用的离子为砷，其剂量约为1×10¹⁴～7×10¹⁴ion/cm²，能量约为10～30Kev。

7.如权利要求4所述的制造方法，其特征在于，所述源极离子注入工艺中所使用的离子为砷，其剂量约为1×10¹⁴～7×10¹⁵ion/cm²，能量约为10～30Kev。

8.如权利要求4所述的制造方法，其特征在于，所述高掺杂漏极离子注入工艺中所使用的离子为砷，其剂量约为5×10¹⁴～8×10¹⁵ion/cm²，能量约为20～55Kev。