[发明专利]具有高掺杂漏极区的NOR型闪存结构及其制造方法

说明书

技术领域

本发明关于一种NOR型闪存结构及其制造方法，特别关于一种具有高掺杂漏极区的NOR型闪存(flash memory)结构及其制造方法。

背景技术

闪存是一种非挥发性(non-volatile)的内存，即在无外部电源供电时，也能够保存信息内容，这使得装置本身不需要浪费电力在数据的存储上，再加上闪存也具备重复读写、体积小、容量高及便于携带的特性，这使得闪存特别适合使用在携带式的装置上。目前NOR型闪存应用的范围，除了个人计算机上的主机板会利用NOR型闪存储存BIOS数据外，手机、手持装置也会使用NOR型闪存来存放系统数据，通过其高速的读取速度，满足手持装置的开机需求。

随着科技的进步，闪存的工艺技术也跨入纳米时代，为了加速组件的操作速率，增加组件的集成度，和降低组件操作电压等考虑的因素，组件栅极的沟道长度和氧化层厚度的微缩是必然的趋势。微缩组件尺寸不仅可以提高单位面积的集成电路密度，还可同时提升组件本身的电流驱动能力，可谓一举两得，然而事实上并非如此。组件栅极线宽已从以往的微米(10^-6公尺)缩减到现在的纳米(10^-9公尺)，随着组件的微缩与门极线宽的缩短却使得短沟道效应(Short Channel Effect)越来越严重，而为避免短沟道效应对组件造成影响，其中之一解决方法即是降低源极/漏极的结深度来达成。

以轻掺杂漏极(Lightly Doped Drain，LDD)而言，可提高组件的击穿电压(Breakdown Voltage)、改善临界电压的特性、降低热载流子效应(Hot CarrierEffect)。虽然轻掺杂漏极降低了漏极结的高电场，有效的提升组件的可靠度，然而轻掺杂漏极造成的浅结深度却容易在进行接触孔刻蚀时，造成漏极被挖穿的现象，而破坏了内存的结构。

因此，如何改良该漏极区以避免刻蚀该接触孔时所造成的挖穿现象就变的相当重要。

发明内容

本发明的主要目的在提供一种具有高掺杂漏极区的NOR型闪存，使漏极区结深度降低以改善短沟道效应的同时，亦能避免刻蚀该接触孔时，对该轻掺杂漏极区造成挖穿的现象。

为达上述目的，本发明提供一种具有高掺杂漏极区NOR型闪存结构，其包含：一半导体衬底，于其上具有二栅极结构；一第一漏极区，为一轻掺杂区，位于该二栅极结构之间的该半导体衬底中；二第一源极区，分别位于该二栅极结构的二外侧的该半导体衬底中；其中，该第一源极区在该半导体衬底中的结深度较该第一漏极区深；一高掺杂漏极区，位于该二栅极结构间的该半导体衬底中，并与该第一漏极区重叠，且该高掺杂漏极区在该半导体衬底中的结深度较该第一漏极区深；二自动对准金属硅化物层，分别位于该二栅极结构上方；及一位障插栓，分隔该二栅极结构。

为达上述目的，本发明提供一种具有高掺杂漏极区的NOR型闪存结构的制造方法，其包含：提供一半导体衬底；在该半导体衬底上方形成二栅极结构；在该二栅极结构之间的该半导体衬底中进行一轻掺杂离子注入工艺以形成轻掺杂的一第一漏极区，在该二栅极结构的二外侧的该半导体衬底中分别形成一轻掺杂源极区，再进行一源极离子注入工艺，在该二栅极结构的二外侧的该半导体衬底中分别形成一第一源极区，其中该第一源极区在该半导体衬底中的结深度较该第一漏极区深；在该二栅极结构之间分别形成一间隙壁，该二间隙壁位于该第一漏极区上方；进行一高掺杂离子注入工艺以在该二栅极结构间形成一高掺杂漏极区，其中该高掺杂漏极区与该第一漏极区重叠，且该高掺杂漏极区在该半导体衬底中的结深度较该第一漏极区深；在该二栅极结构间形成一位障插栓。

所以，本发明提供的NOR型闪存结构及其制造方法能避免刻蚀该接触孔时，对该轻掺杂漏极区造成挖穿的现象。

附图说明

图1为本发明闪存结构的部分剖面图；

图2为本发明进行轻掺杂离子注入工艺、在半导体衬底形成二轻掺杂源极区及一轻掺杂漏极区工艺步骤的闪存组件剖面图；

图3为本发明在半导体衬底上形成一掩膜、进行一源极离子布植工艺步骤的闪存组件剖面图；

图4为本发明形成形成氧化层壁及间隔层、沉积一绝缘层工艺步骤的闪存组件剖面图；

图5为本发明进行刻蚀工艺步骤的闪存组件剖面图；

图6为本发明形成金属硅化物层、进行、快速热退火处理工艺以形成一自动对准金属硅化物层工艺步骤的闪存组件剖面图；

图7为本发明在半导体衬底上沉积一接触孔刻蚀停止层工艺步骤的闪存组件剖面图；

图8为本发明利用已知的光阻掩膜工艺，形成具高掺杂漏极区的NOR型闪存结构工艺步骤的闪存组件剖面图。