[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请基于并要求2008年2月22日提交的在先的日本专利申请 2008-042010的优先权，在此引入其整个内容作为参考。

技术领域

本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种包括 通过半导体区而彼此部分隔离的元件的半导体器件及其制造方法。

背景技术

通常，半导体器件中的元件隔离是通过STI(浅沟槽隔离)方法执行 的，其中硅衬底被蚀刻以形成沟槽，在该沟槽中掩埋介电膜。然而，该STI 方法在诸如CMOS(互补金属氧化物半导体)图像传感器的图像采集器件 (下文中称为“成像器件”)中的应用引起以下问题。

如果成像器件中的光电二极管通过STI而彼此隔离，则在蚀刻硅衬底 期间发生损伤，并且在沟槽中掩埋介电膜期间施加应力，导致在硅衬底中 引入晶体缺陷。因此，晶体缺陷的不成对的电子对充当载流子，在图像中 产生白斑。为防止该问题，需要用阱(反转层)包围STI，但这减小了光 电二极管的面积，减小量为阱的裕度。从而，在光电转换期间的饱和电子 数量减少，引起图像特性的劣化，例如灵敏度降低。该问题在像素间距降 低的情况下尤其明显。

在这种情况下，作为在防止图像特性劣化的同时获得足够的元件隔离 能力的一种途径，研究了基于台面隔离(mesa isolation)方法的元件隔离 在成像器件中的应用。台面隔离是一种PN隔离的方法，其中在元件之间 形成半导体区，并且在该半导体区上设置介电膜。例如，在Kazuichiroh Itonaga et al.，“A High-Performance and Low-Noise CMOS Image Sensor with an Expanding Photodiode under the Isolation Oxide”，2005 IEEE 0-7803-9269-8中公开了在CMOS图像传感器中组合使用STI隔离和台面 隔离的技术。

然而，在上述文献中公开的技术中，台面隔离的介电膜的高度与STI 的介电膜的高度不匹配。不幸地，这增加了之后的工艺的难度，妨碍了器 件的按比例缩小。

发明内容

根据本发明的一方面，提供一种半导体器件，其包括：半导体衬底； 第一导电类型区，形成在所述半导体衬底的上部中，并且具有第一导电类 型；第二导电类型区，形成在所述半导体衬底的上部中，与所述第一导电 类型区接触，并且具有与所述第一导电类型不同的第二导电类型；以及半 掩埋介电膜，设置在所述第二导电类型区的正上方，具有掩埋在所述半导 体衬底中的下部，且具有从所述半导体衬底的上表面突出的上部，所述第 二导电类型区和所述半掩埋介电膜使得所述第一导电类型区与这样的区域 隔离，该区域跨过所述第二导电类型区在所述第一导电类型区的相对侧且 与所述第二导电类型区接触。

根据本发明的另一方面，提供一种制造半导体器件的方法，其包括以 下步骤：在半导体衬底上形成硬掩模材料膜；在所述硬掩模材料膜中形成 开口，并且通过蚀刻在所述开口的正下方在所述半导体衬底的上表面中形 成凹陷(recess)；通过使用所述硬掩模材料膜作为掩模注入杂质，在所述 凹陷的正下方的所述半导体衬底中形成第二导电类型区；在所述开口中和 所述凹陷中掩埋介电材料；通过去除所述硬掩模材料膜，形成半掩埋介电 膜，所述半掩埋介电膜具有掩埋在所述半导体衬底中的下部和从所述半导 体衬底的所述上表面突出的上部；以及通过使用所述半掩埋介电膜作为掩 模注入杂质，在所述半导体衬底的与所述第二导电类型区接触的区域中形 成第一导电类型区。