[发明专利]存储装置、位线预充电电路及位线预充电方法

说明书

技术领域

本发明是关于一种存储装置、位线预充电电路及位线预充电方法，特别是关于一种应用于存储单元(memory cell)的位线电压(bit line voltage)的存储装置、位线预充电电路及位线预充电方法。 

背景技术

请参阅图1，其为一种习用的存储器阵列中的检测概念方案与预充电电路的电路图，在图中仅显示存储器阵列的多个存储单元中的其中一个存储单元的控制电路。 

在图1中，检测概念方案10主要是由反相器101以及存储单元102所构成，箝位晶体管MCL的一第一端经由负载103连接于电压源VDD、一第二端连接于反相器101的输入端以及位线、控制端则连接于反相器101的输出端。存储单元102受控于字线电压V_WL。图中所示的电容C_BL是指位线电压V_BL与接地端之间的电容效应，但其在电路结构中并未存在一实际的电容。 

在检测概念方案10中，由于位线很长，因此电容C_BL的电容值会变得很大，而为了要提升位线电压V_BL至一预定值(例如1.6伏特)时，若是仅仅依赖检测概念方案10本身的操作，则需要很长的时间才能稳定地将提升位线电压V_BL至该预定值，难以满足使用上的需求。 

为了改善这个缺点，习用技术是在检测概念方案10增加一额外的预充电路径11，利用额外的预充电路径11在预充电阶段的前期提升预充电速度，使得位线电压V_BL能够更快地到达该预定值。 

然而，用来控制额外的预充电路径11的延迟电路12会受到电源、温度以及工艺边界(process comer)的诸多影响，因此在精确控制上具有很大的困难；亦即，想要精确地控制额外的预充电路径11的启动、操作与关闭具有很大的困难度。 

有鉴于此，申请人鉴于先前技术中所产生的缺失，经过悉心试验与研究，并一本锲而不舍的精神，终构思出本发明「存储装置、位线预充电电路及位线预充电方法」，以下为本发明的简要说明。 

发明内容

本发明的主要目的在于提出一种存储装置、位线预充电电路及位线预充电方法，藉此提升位线的预充电速度，并且能够及早关闭额外的预充电路径，以便产生足够的电压余裕(voltage margin)而防止过度充电(overcharge)。 

本发明一方面提出一种存储装置，包括：一存储单元；一箝位晶体管，具有一第一端、一第二端及一控制端，该第二端耦合于该存储单元；一第一反相器，具有一输入端及一输出端，该输入端电性连接于该箝位晶体管的该第二端，该输出端电性连接于该箝位晶体管的该控制端；一位线，电性连接于该箝位晶体管的该第二端以及该第一反相器的该输入端，该位线具有一位线电压；一预充电路径，电性连接于该箝位晶体管的该第一端，其连接节点处具有一检测电压；以及一侦测控制器，电性连接于该箝位晶体管的该第一端以及该预充电路径，该侦测控制器是用以侦测该检测电压，并当该检测电压位于一第一低电平时开启该预充电路径以提升该位线电压，且当该检测电压位于一第一高电平时关闭该预充电路径；其中，该预充电路径为一电流源电路，该电流源电路包括：一第一PMOS晶体管，具有一源极、一栅极及一漏极，该源极电性连接于一高电压源，该第一PMOS晶体管具有一第一宽长比；一第二PMOS晶体管，具有一源极、一栅极及一漏极，该源极电性连接于该高电压源，该栅极电性连接于本身的该漏极以及该第一PMOS晶体管的该栅极，该第二PMOS晶体管具有一第二宽长比，且该第一宽长比为该第二宽长比的M倍；一第三PMOS晶体管，具有一源极、一栅极及一漏极，该源极电性连接于该第一PMOS晶体管的该漏极，该栅极电性连接于该侦测控制器，该栅极上具有一控制电压，该漏极电性连接于该箝位晶体管的该第一端；以及一参考电流源，具有一输入端及一输出端，该输入端电性连接于该第二PMOS晶体管的该漏极，该输出端电性连接于一低电压源，该参考电流源用以提供一参考电流； 其中，当该控制电压位于一第二低电平时，该第三PMOS晶体管断开以关闭该预充电路径，而当该控制电压位于一第二高电平时，该第三PMOS晶体管导通以开启该预充电路径，藉以提供M倍的该参考电流至该箝位晶体管。