[发明专利]前端集成的无源式均衡器及其方法有效
申请号: | 200910006375.8 | 申请日: | 2009-02-16 |
公开(公告)号: | CN101510544A | 公开(公告)日: | 2009-08-19 |
发明(设计)人: | 周格至;林嘉亮 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H04L25/03 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 蒲迈文 |
地址: | 中国台湾新*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 前端 集成 无源 均衡器 及其 方法 | ||
技术领域
本发明有关一种无源式均衡器,尤指一种集成于集成电路接收器前端中 的无源式均衡器。
背景技术
许多信号接口标准皆为高速串行数据传输,如:PCI Express、HDMI...等。 典型的串行数据传输系统包含有位于信号源端的传送器(Transmitter)。该传 送器产生信号(如:电压、电流)来表示依据二阶信号机制的串行数据,其中, 高位阶以逻辑1来表示,而低位阶以逻辑0来表示。串行数据传输系统亦包 含有传输线,该传输线将信号由信号源端传输至目的端或接收器,其中,该 接收器接收被传送过来的信号外,亦检测嵌于被传送过来的信号中的串行数 据。该传输线可为电缆(cable)、印刷电路板(PCB)走线,或上述两者的结合。 一般而言,该传输线就如同一低通滤波器的效果,将使得信号中的高频部分 衰减地较低频部分多。因此,使得在信号传送的目的端的信号变形(失真), 此外,除非在该接收器具有合适的均衡处理机制,不然,要对于串行数据进 行更正检测是十分困难的。对于信号中不同频率的部分,均衡处理机制会试 图均衡全部传输路径的增益。由于该传输路径与低通滤波器十分相似,因此, 接收器通常被用来作为高通滤波器以进行均衡处理。
近来的趋势显示,多数接收器的功能是被集成进一集成电路中。尤其是, 接收器电路通常包含有晶载(on-chip)均衡电路。已知晶载均衡电路通常使用 具有电感性负载的放大器或RC衰减(RC-degenerated)放大器。因为使用有源 电路的缘故,所以这样的均衡机制通常有相当大的功率消耗。有鉴于此,亟 需具有无源式均衡机制的接收器来应用于集成电路中。
发明内容
本发明目的之一,在于解决上述已知技术所遭遇的问题。
本发明目的之一,提供一种无源式均衡器,藉以减少功率消耗。
本发明目的之一,提供一种无源式均衡器,利用集成电路(IC)中已存在 有IC接合垫及/或打线IC,以及考虑该IC接合垫为具有电容特性的构件及/ 或打线的电感效应以设计出一个无源式均衡器。
本发明目的之一,提供一种无源式均衡器,该无源式均衡器除了具有均 衡信号的功能,尚具有其它功能。例如:具有阻抗匹配的功能、或是移除信 号的直流成分、...等。本发明目的之一,提供一种无源式均衡器,该无源式 均衡器的部分元件是非实体元件(例如:寄生电容)以达到节省元件,以及考 虑实际电路的功效。
本领域技术人员观看过本说明书内容或/及图式,可轻易理解出本发明的 其它的目的、特征、或功效。
本发明的一实施例揭露了一种无源式均衡器。该无源式均衡器包含第一 无源电路,包含有第一电阻,其中该第一电阻串联耦接于第一传输线与IC封 装(IC package)的第一接脚间,且该第一接脚经由第一打线耦接于IC晶粒(IC die)的第一接合垫;以及分流电路(shunt circuit),耦接于该第一接合垫与 该接收器芯片的第一输入端;其中,该第一无源电路设置于该IC封装外,而 该分流电路设置于该IC晶粒上,该接收器芯片位于该IC晶粒内。
本发明的一实施例揭露了一种均衡方法,包含有下列步骤:将源自第一 传输线的第一输入信号经由第一串联电阻电容电路传送至第一IC封装接脚, 其中,该第一串联电阻电容电路位于一印刷电路板上,而该印刷电路板位于 一IC封装外,其中,该第一IC封装接脚经由第一打线耦接于第一IC接合垫, 其中该第一IC接合垫位于一IC晶粒上;以及提供串联电阻电感网络,该串 联电阻电感网络耦接于该第一IC接合垫,且耦接于该接收器芯片的第一接收 端,其中,该串联电阻电感网络形成于该接收器芯片上,该接收器芯片位于 该IC晶粒上;利用该第一串联电阻电容电路与该串联电阻电感网络以提供阻 抗匹配以及产生已均衡信号以输出至该接收器芯片的该第一输入端。
本发明的一实施例揭露了一种无源均衡器。该无源均衡器包含串联电阻 电容电路对,电耦接于传输线对,且位于接收器芯片外的一集成电路封装(IC package),其中,该传输线对耦接于一集成电路封装的一接脚对;打线对, 耦接于该集成电路封装接脚对与位于集成电路晶粒(IC die)上的接合垫对, 其中,该集成电路晶粒位于该集成电路封装内;以及串联电阻电感网络,耦 接于该接合垫对间;其中,该串联电阻电感网络及该接收器芯片位于该集成 电路晶粒上。
附图说明
图1为高速通讯系统的一实施利的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910006375.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:光传感器、平板显示装置以及暗二极管和其制造方法
- 下一篇:集成半导体器件
- 同类专利
- 专利分类