[发明专利]堆栈式多封装构造装置、半导体封装构造及其制造方法

说明书

技术领域

本发明有关于一种堆栈式多封装构造装置，更特别有关于一种堆栈式多封装构造装置的下封装构造，其封胶化合物具有开口，可包围且裸露出基板的电性接点。

背景技术

目前，堆栈式多封装构造(Package on Package；POP)装置主要是指将一半导体封装构造配置于另一半导体封装构造上，其基本目的是要增加密度以在每单位空间中产生更大的功能性，以及更好的区域性效能，因此可降低整个堆栈式多封装构造装置的总面积，同时也降低其成本。

参考图1，美国专利第7,101,731号，标题为“具有倒置封装构造堆栈在覆晶球格阵列封装构造的半导体多封装构造模块(Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array(BGA)package)”，其现有技术揭示一种堆栈式多封装构造装置50的结构，亦即两个堆栈的多封装构造模块(Multi-Package Module；MPM)，并经由焊球28相互电性连接。在该堆栈式多封装构造装置50中，第一封装构造为“上”封装构造20，且第二封装构造为“下”封装构造10。该上封装构造20堆栈在该下封装构造10上。

然而，已知堆栈式多封装构造装置50的下封装构造10的下封胶化合物17并未具有任何开口，其包围且裸露出该下封装构造10的上表面的该接垫11或该焊球28。因此，已知堆栈式多封装构造装置50无法降低焊接后的焊料溢出风险(solder extrusion risk)，进而无法降低线路间短路的可能性。

参考图2，目前已发展另一种已知堆栈式多封装构造装置150的结构。该堆栈式多封装构造装置150包含一上封装构造120与一下封装构造110。另一种已知堆栈式多封装构造装置150大体上类似于图1的已知堆栈式多封装构造装置50，类似组件标示类似的标号。两者的不同处是在于该堆栈式多封装构造装置装置150的上封装构造120包含数个焊球128，配置该基板122的下表面的接垫上，以电性连接于该下封装构造110的芯片114的接垫115。该接垫115和绝缘层119两者可称为线路层，须经由一种重新分配层(Redistribution Layer；RDL)的微影蚀刻工艺而形成。由于该上封装构造120的焊球128插入该下封装构造110中，且该焊球128电性连接于该接垫115，因此该堆栈式多封装构造装置150中的该上封装构造120及该下封装构造110的相互连接将可达成。

然而，已知堆栈式多封装构造装置150的下封装构造110的下封胶化合物117亦未具有任何开口，其包围且裸露出该接垫115或该焊球128。因此，已知堆栈式多封装构造装置150无法降低焊接后的焊料溢出风险(solder extrusion risk)，进而无法降低线路间短路的可能性。

因此，便有需要提供一种堆栈式多封装构造装置，能够解决前述的问题。

发明内容

本发明提供一种堆栈式多封装构造装置，包含一下封装构造及一上封装构造。该第一芯片固定且电性连接于该第一基板的上表面。该第一封胶化合物包覆该第一基板及第一芯片，并裸露出该第一基板的下表面，其中该第一封胶化合物包含数个开口，每一开口包围且裸露出每一电性接点。该上封装构造堆栈在该下封装构造上，并包含一第二基板、一第二芯片及一第二封胶化合物。该第二基板具有一上表面及一下表面，该下表面相对于该上表面，且该第二基板的下表面电性连接于该第一基板的该些电性接点。该第二芯片固定且电性连接于该第二基板的上表面。该第二封胶化合物包覆该第二基板及第二芯片，并裸露出该第二基板的下表面。

根据本发明的堆栈式多封装构造装置，该下封装构造的封胶化合物具有开口，其包围且裸露出该下封装构造的基板的电性接点，用以降低焊接后的焊料溢出风险(solder extrusion risk)，进而降低线路间短路的可能性。再者，由于该开口包围该基板的电性接点，因此可定位该基板的电性接点的预焊剂或焊球，进而避免焊接后该上下封装构造之间的封装构造偏移(package offset)。

为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合附图，作详细说明如下。

附图说明

图1为现有技术的一堆栈式多封装构造装置的剖面示意图。

图2为现有技术的另一种堆栈式多封装构造装置的剖面示意图。

图3为本发明的第一实施例的堆栈式多封装构造装置的剖面示意图。