[发明专利]非易失性存储单元及具有非易失性存储单元的存储器阵列

权利要求书

1.一种能隙工程电荷陷获介电非易失性存储单元，包括：

半导体基板，包括通道区；

栅极；

数据储存结构，设置于该通道区及该栅极之间，该数据储存结构包括 穿遂介电结构、电荷陷获层及势垒介电层，该穿遂介电结构设置于该信道 区上，该电荷陷获层设置于该穿遂介电结构上，该势垒介电层设置于该电 荷陷获层上；

其中，该数据储存结构用以陷获电荷以将目标临界电压设定于高临界 状态，该穿遂介电结构包括底介电层、中间介电层及上介电层，该中间介 电层的空穴穿遂高度低于该底介电层的空穴穿遂高度，该上介电层的空穴 穿遂高度高于该中间介电层的空穴穿遂高度，其中该数据储存结构应用于 运作模式，该运作模式将空穴注入后通过穿遂介电结构穿遂至该电荷陷获 层。

2.根据权利要求1所述的存储单元，其特征在于其设置于存储器阵列 中，该存储器阵列由具有NAND或NOR结构的相似的多个存储单元所组 成。

3.根据权利要求1所述的存储单元，其特征在于该底介电层的厚度小 于该中间介电层的厚度。

4.根据权利要求1所述的存储单元，其特征在于该中间介电层的厚度 使得在该运作模式中空穴穿遂期间所施加的电场消除该中间介电层及该 上介电层的空穴穿遂势垒。

5.根据权利要求1所述的存储单元，其特征在于该底介电层包含氧化 硅，该中间介电层包含氮化硅，该上介电层包含氧化硅，该电荷陷获层包 含氮化硅，该势垒层包含氧化硅。

6.一种能隙工程电荷陷获介电非易失性存储单元，包括：

半导体基板，包括通道区；

穿遂介电结构，设置于该通道区上，该穿遂介电结构包括底介电层、 中间介电层及上介电层，该底介电层的厚度小于2纳米，该中间介电层设 置于该底介电层上，该中间介电层的空穴穿遂势垒高度低于该底介电层的 空穴穿遂势垒高度，该中间介电层的厚度小于或等于2.5纳米，该上介电 层的空穴穿遂势垒高度高于该中间介电层的空穴势垒高度，该上介电层的 厚度小于或等于3纳米；

电荷陷获层，设置于该上介电层上，该电荷陷获层的空穴穿遂势垒高 度低于该上介电层的空穴穿遂势垒高度，该电荷陷获层的厚度大于5纳米；

势垒介电层，设置于该电荷陷获层上，该势垒介电层的空穴穿遂势垒 高度大于电荷陷获层的空穴穿遂势垒高度，该势垒介电层的厚度大于5纳 米；以及

栅极，设置于该势垒介电层上。

7.根据权利要求6所述的存储单元，其特征在于底介电层的厚度小于 或等于18埃。

8.根据权利要求6所述的存储单元，其特征在于该中间介电层的厚度 大于该底介电层的厚度。

9.根据权利要求6所述的存储单元，其特征在于该电荷陷获层的厚度 介于50埃至90埃之间。

10.根据权利要求6所述的存储单元，其特征在于该势垒介电层的厚 度介于50埃至120埃之间。

11.根据权利要求6所述的存储单元，其特征在于该底介电层包含氧 化硅，该中间介电层包含氮化硅，该上介电层包含氧化硅。

12.根据权利要求6所述的存储单元，其特征在于该电荷陷获层包含 氮化硅，该势垒介电层包含氧化硅。

13.根据权利要求6所述的存储单元，其特征在于包括多个偏压结构， 该多个偏压结构用以施加小于或等于20伏特的负电压于该栅极及该通道 区，用以注入Fowler-Nordheim空穴。