[发明专利]非易失性存储单元及具有非易失性存储单元的存储器阵列

说明书

本申请案是“申请号为200610000205.5，申请日为2006年1月4日， 发明名称为操作具有非易失性存储单元与存储器阵列的方法”的申请 案的分案申请。

技术领域

本申请案根据且在35U.S.C.§119(e)条款下主张：2005年1月3 日申请的美国专利临时申请案第60/640,229号；2005年1月27日申 请的美国专利临时申请案第60/647,012号；2005年6月10日申请的 美国专利临时申请案第60/689,231号；及2005年6月10日申请的美 国专利临时申请案第60/689,314号的优先权，上述各专利的全部内容 在此以引用方式全数并入。

背景技术

非易失性存储器(NVM)指即使当含有NVM单元的元件移走电力 供应时亦能持续储存信息的半导体存储器。NVM包括掩膜只读存储 器(Mask ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储 器(EPROM)、电可擦除可编程只读存储器(EEPROM)、及快闪存储器。 非易失性存储器广泛地使用于半导体产业且经发展以防止已编程数 据损失的一类存储器。通常非易失性存储器可根据元件的终端使用者 需求加以编程、读取及/或擦除，且该已编程的数据可储存达一段长 时间。

一般而言，非易失性存储元件可具有各种设计。NVM单元的设 计的一个示例性实施例是所谓SONOS(硅-氧化物-氮化物-氧化物-硅) 元件，其可使用薄隧道氧化层，以提供空穴直接穿隧擦除操作。虽然 这些设计可具有良好的擦除速率，但数据保持通常较差，部分是因为 即使在存储元件的保持状态期间可能存在的低电场强度下亦会发生 直接穿隧。

另一NVM设计是NROM(氮化只读存储器)，其使用较厚的隧道 氧化层以在保持状态期间防止电荷损失。然而，较厚的隧道氧化层可 能影响通道擦除速率。结果，能带间穿隧热空穴(BTBTHH)擦除方法 可用来注入空穴陷阱以补偿电子。然而，BTBTHH擦除方法可能产 生一些可靠性问题。例如，利用BTBTHH擦除方法的NROM元件的 特征可能在多次P/E(编程/擦除)循环后退化。

因此，在此项技术中存在对以改进的数据保持性能及增加操作速 率来操作多次(编程/擦除/读取)的非易失性存储单元设计及阵列的需 要。

发明内容

本发明关于非易失性存储元件，且更明确言是关于包括隧道介电 结构的非易失性存储元件，其促进自收敛擦除操作，同时亦在保持状 态期间维持存储元件的电荷储存层中的电荷保持。

本发明的一具体实施例包括存储单元，其包含：半导体基板，其 具有设置于该基板的表面下且由通道区分离的源极区及漏极区；隧道 介电结构，其设置于该通道区上，该隧道介电结构包含具有小空穴穿 隧势垒高度的至少一层；电荷储存层，其设置于该隧道介电结构上； 绝缘层，其设置于该电荷储存层上；及栅极电极，其设置于该绝缘层 上。

本发明另一具体实施例包含存储单元，其包含：半导体基板，其 具有设置于该基板的表面下且由通道区分离的源极区及漏极区；多层 隧道介电结构，其设置于该通道区上，该多层隧道介电结构包含具有 小空穴穿隧势垒高度的至少一层；电荷储存层，其设置于该多层隧道 介电结构上；绝缘层，其设置于该电荷储存层上；及栅极电极，其设 置于该绝缘层上。

在一些较佳具体实施例中，设置有小空穴穿隧势垒高度的层可含 有诸如氮化硅(Si₃N₄)或氧化铪(HfO₂)的材料。在本发明一些较佳具体 实施例中，上述这些存储单元包括具有多层的隧道介电结构，例如氧 化硅、氮化硅及氧化硅(ONO)的堆叠介电质三层结构。这些隧道介电 结构提供SONONOS(硅-氧化物-氮化物-氧化物--化物-氧化物-硅)或 超晶格SONONOS设计。

在本发明一些较佳具体实施例中，该隧道介电结构可包含至少两 层介电层，各层具有至高达约4纳米的厚度。此外，在本发明一些较 佳具体实施例中，该栅极电极包含功函数值大于N⁺多晶硅的材料。

在一些较佳具体实施例中，该隧道介电结构可包括一层包含具有 小空穴穿隧势垒高度的材料，其中该材料以浓度梯度出现在该层中， 以使该材料的浓度在该层内的深点处是最大值。