[发明专利]闪速存储器装置

说明书

相关申请的交叉引用

该美国非临时专利申请根据35U.S.C.§119要求于2008年2月11日 提交的第10-2008-0012298号韩国专利申请的优先权，该申请的全部内 容通过引用合并于此。

技术领域

这里公开的本发明涉及一种闪速存储器装置。

背景技术

可根据单元和位线之间的连接状态将闪速存储器装置划分成NOR 类型和NAND类型。通常，NOR闪速存储器可能不太适合于高集成水平， 但可适合于一些高速应用。NAND闪速存储器可消耗比NOR闪速存储器 少的单元电流，因此，可在期望高集成水平的情况下更有优势。

NAND闪速存储器能够执行基本功能，例如读取、写入(或编程)， 或擦除操作。可通过使用Fowler-Nordheim隧穿(tunneling)电流对NAND 闪速存储器中的单元进行擦除和编程。

发明内容

本发明的实施例可提供闪速存储器装置，所述闪速存储器装置可 包括存储单元阵列，所述存储单元阵列可包括多个存储块，其中，所 述存储块的每个具有设置在字线和位线的交叉处的存储单元，所述多 个存储块中的存储块彼此紧邻，并且限定存储块对。闪速存储器装置 还可包括行选择电路，所述行选择电路被配置为响应于与存储地址相 关联的存储操作来驱动字线，其中，所述行选择电路可包括位于每对 存储块中所包括的存储块之间的相应屏蔽线，并且每个存储块对在其 间具有公共源线。

在一些实施例中，行选择电路包括：解码器，其通过对应的电压 来驱动字线；以及，开关单元，连接到对应的存储块，所述开关单元 进行切换以将电压施加到对应的字线，其中，每个屏蔽线被布置在对 应于存储块对的开关单元之间。

在其他实施例中，屏蔽线连接到接地电压。

在其他实施例中，存储块对的字线分别延伸到对应的开关单元； 并且，延伸到开关单元的存储块的字线被布置成分别对应成对地相互 面对，其中，屏蔽线位于其间。

在其他实施例中，解码器通过对应的电压来驱动被选择的存储块 的字线。

在其他实施例中，屏蔽线在与开关单元对应的解码器之间延伸， 开关单元对应于存储块对。

在其他实施例中，未被选择的存储块的每个字线处于浮动状态。

在其他实施例中，屏蔽线由导电材料形成。

在其他实施例中，屏蔽线由与字线相同的材料形成。

在其他实施例中，屏蔽线由与存储单元的栅极相同的材料形成。

在其他实施例中，屏蔽线被布置在具有开关单元的半导体衬底上 的装置隔离层上；存储块对的字线延伸到各个对应的开关单元的装置 隔离层；延伸的存储块对的字线分别对应成对地相互面对，其中屏蔽 线位于其间。

在其他实施例中，在制造过程期间，屏蔽线与字线被布置在同一 层上。

在其他实施例中，在制造过程期间，屏蔽线和字线同时形成。

在其他实施例中，在制造过程期间，屏蔽线与公共源线形成在同 一层上。

在其他实施例中，在制造过程期间，屏蔽线与公共源线同时形成。

在本发明的其他实施例中，存储系统包括：闪速存储器装置；和 用于控制闪速存储器装置的存储控制器。

在本发明的其他实施例中，计算系统包括：微处理器；闪速存储 器装置；和响应于微处理器的请求来控制闪速存储器装置的存储控制 器。

附图说明

本说明书包括了附图以提供对本发明的进一步理解，附图被合并 到说明书中，并构成说明书的一部分。附图示出了本发明的示例性实 施例，与描述一起用于解释本发明的原理。在附图中：

图1是根据本发明的实施例的闪速存储器装置的框图；

图2是示出图1的存储单元阵列和行选择电路的平面图；

图3是示出图2的存储单元阵列的平面视图；

图4是沿图3中的线A-A’获得的横截面视图；

图5是示出图2的区域C的平面视图；

图6是沿图5的线B-B’获得的横截面视图；以及

图7是示出根据本发明的具有闪速存储器装置的计算系统的视图。

具体实施方式