[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件和制造半导体器件的方法，更具体来说， 涉及使用了沟槽具有宽栅极宽度的金属氧化物半导体(MOS)晶体管。

背景技术

MOS晶体管是在电子技术核心的电子器件，因此，MOS晶体管 的规模缩小和驱动性能增强是重要课题。作为增强MOS晶体管的驱 动性能的方法，提供了涉及使栅极宽度更长、由此降低导通电阻的方 法。但是，在使栅极宽度更长时，产生了MOS晶体管的占用面积变 得更大的问题。

JP 2006-294645 A提出一种技术，其中，使栅极宽度更长，同时 抑制具有横向MOS结构的MOS晶体管的占用面积的增加。在这种技 术中，如图2A的透视图所示，凹陷部分(沟槽)11a在阱2中形成，并 且栅电极3借助(via)栅绝缘膜4在凸出部分11b之上以及在凹陷部 分11a之中形成。在阱2的表面部分，源区5a在栅电极3的一侧形成， 并且漏区6a在其另一侧形成。

图2A的A-A截面图和B-E截图分别如图2B和图2C所示。如 A-A截面图所示，栅电极3在凹陷部分11a中形成，因此与栅绝缘膜4 接触的轮廓(outline)的长度成为栅极宽度。这样，根据这种技术， 通过在具有凹陷部分11a和凸出部分11b的沟槽结构中形成栅部分， 可使有效栅极宽度的长度比栅部分的表面上栅电极3的长度更长，由 此可降低每个单位面积的导通电阻，而没有降低MOS晶体管的耐受 电压。

在这种技术中，如图2A的透视图所示，沟槽在阱2中形成以便 形成凹陷部分11a和凸出部分11b，并且栅电极3借助栅绝缘膜4在凸 出部分11b的顶面之上以及在凹陷部分11a之中形成。在阱2的表面 部分，源区5a在栅电极3的一侧形成，并且漏区6a在其另一侧形成。

图2B是图2A的A-A截面图，其中，通过将电压施加到栅电极3， 沿凹陷部分11a和凸出部分11b形成沟道区9，并且可使栅极宽度比 其中没有形成沟槽的一般MOS晶体管要长凹陷部分的侧表面的长度， 由此可降低每个单位面积的导通电阻，而没有降低MOS晶体管的耐 受电压。

但是，在图2A的结构中，产生当栅极长度L变得更短时无法获 得预计驱动性能的问题。

图2C是图2A的B-B截面图。从图2B清楚地看到，图2C是通 过切割与其中形成了沟道区9的沟槽的侧壁直接相邻的部分所得到的 截面图。电流借助电流通路10流入在源极与漏极之间所形成的沟道区 9，如图2C所示。位于沟道区9的上部的电流通路10比位于沟道区9 的下部的电流通路10更短，并且当栅极长度L变得更短时，明显观察 到这种差别。具体来说，当栅极长度L变得更短时，电流以集中方式 流经位于沟道区9的上部的电流通路10。这引起电流很难流经位于下 部分的电流通路10的现象。这样，无法有效地使用沟道区9，因此无 法获得预计驱动性能。这可能是因为源区5a和漏区6a具有比沟槽更 浅的深度。在可使源区5a和漏区6a的深度几乎等于沟槽深度时，上 述电流集中甚至对于较短栅极长度L也没有出现，并且电流在整个沟 道中均匀流动。但是，对于对其应用正常杂质注入的源区和漏区，甚 至当很深地形成源区和漏区时，一般也很难以大于0.5μm的深度来 形成它们。

通过杂质注入之后的热扩散，可将杂质扩散到较深水平。但是， 扩散降低源区和漏区的浓度，并且引起寄生电阻的增加以及驱动性能 的退化。另外，杂质不仅在深度方向而且还在横向扩散，因此有效长 度L变得更短。为了获得目标有效长度L，必须使布局的长度L要大 横向扩散的量，因此，装置的大小增加并且每个单位面积的驱动性能 退化。

作为另一种方法，可使用特别大的注入能量来使杂质更深地扩散。 与上述方法相似，在这种方法中，杂质的横向扩散也使每个单位面积 的驱动性能退化。此外，增加的注入能量引起杂质渗入将要注入沟道 的栅电极的风险。

发明内容

本发明的一个目的是增强具有沟槽结构的半导体器件的每个单位 面积的驱动性能。