[发明专利]多重晶体管元件及其操作与制造方法

说明书

技术领域

本发明涉及半导体制作，且特别涉及一种用于非易失性存储器装置的多 重晶体管元件及其制作方法。

背景技术

目前非易失性存储器(Non-volatile memory，NVM)已广泛地应用于如计 算机的多种装置之中。非易失性存储器属于电源关闭后仍可保存数据的一种 数据存储装置。非易失性存储器可电性地或机械地寻址(address)。采用电性 定址的非易失性存储器例如为闪存、可擦除可编程只读存储器(EPROM)、电 可擦除只读存储器(EEPROM)。非易失性存储器的功能包括对其进行编程使 之存储有数据、自其读取数据和/或于擦除其内的数据。随着闪存内元件的编 程、读取及擦除等频率的增加，起因于电子牵绊(electron trapping)和/或沟道 毁损(channel damage)等元件劣化情形也随之增加。

发明内容

为了解决上述现有技术中存在的问题，本发明提供了一种多重晶体管元 件及其操作方法与制造方法。

依据一实施例，本发明的多重晶体管元件，包括：

一基板；一第一浮置栅堆叠物，位于该基板之上；一第二浮置栅堆叠物， 位于该基板之上并耦接该第一浮置栅堆叠物；以及一第一有源区，位于该基 板之内并耦接该第一浮置栅堆叠物与该第二浮置栅堆叠物。

依据另一实施例，本发明的多重晶体管元件的操作方法，包括：

采用一编程位线编程该多重晶体管元件，其中于程序化时该读取位线未 被驱动。

依据又一实施例，本发明的多重晶体管元件的制造方法，包括：

于一基板内形成一浅沟槽隔离结构；以及于邻近该浅沟槽隔离结构的该 基板上形成两浮置栅堆叠物，其中所述两浮置栅堆叠物相耦接。

本发明可于一多重晶体管元件进行编程操作时，于另一多重晶体管元件 进行读取操作。因此，通过未处于编程操作的另一多重晶体管元件进行读取 操作可进一步地消除或减少起因于多重晶体管元件经热电子编程后所产生 的电荷牵绊所造成的如临界电压(Vt)劣化的可靠度的劣化改变。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特 举一优选实施例，并配合附图，作详细说明如下。

附图说明

图1-图5显示了依据本发明的一实施例的两多重晶体管元件的不同附 图；

图6为一流程图，显示了如图1-图5所示的多重晶体管元件之一的操作；

图7-图12显示了如图1-图5所示的多重晶体管元件的不同操作情形；

图13为一流程图，显示了如图1-图5所示的多重晶体管元件其中之一 的制作；以及

图14显示了依据本发明另一实施例的两多重晶体管元件。

上述附图中的附图标记说明如下：

200、200′～多重晶体管元件；

202～基板；

204a、204a′～第一多重晶体管元件；

204b、204b′～第二多重晶体管元件；

206a、206b～第一有源区；

208～晶体管源极区；

210a～第一元件第一漏极区；

210b～第二元件第一漏极区；

216a～第一元件第一沟道区；

216b～第二元件第一沟道区；

218a～第一元件第二有源区；

218b～第二元件第二有源区；

220a～第一元件第二漏极区；

220b～第二元件第二漏极区；

222a～第一元件第二沟道区；

222b～第二元件第二沟道区；

224～隔离结构；

230～场氧化物区；

232～擦除栅堆叠物；

244a～第一元件第一位线；

244b～第二元件第一位线；

246a～第一元件第二位线；

246b～第二元件第二位线；

248a～第一元件第一浮置栅极；

248b～第二元件第一浮置栅极；

252a～第一元件第二浮置栅极；