[发明专利]沟槽型功率MOS晶体管及利用其的集成电路

权利要求书

1.一种功率MOS晶体管，其特征在于包括：

漏极区，其具有连接到漏极电极的具有第一导电性类型的掺杂区；

沟槽栅极，其延伸到所述漏极区中，其中所述沟槽栅极包含绝缘层和多晶硅栅极；

源极区，其具有连接到源极电极的具有所述第一导电性类型的掺杂区；

阱区，其具有第二导电性类型，形成在所述源极区下方且连接到所述源极电极；

深阱区，其具有所述第一导电性类型且形成在所述漏极区和所述阱区下方；以及

衬底区，其具有所述第二导电性类型且形成在所述深阱区下方；

其中所述漏极电极和源极电极形成在所述功率MOS晶体管的顶表面上，所述漏极区具有双扩散漏极结构，且所述漏极区的较接近所述深阱区的掺杂浓度低于所述漏极区的较远离所述深阱区的掺杂浓度。

2.根据权利要求1所述的功率MOS晶体管，其特征在于其中所述绝缘层的接近于所述源极区的边界与所述多晶硅栅极之间的距离小于所述绝缘层的接近于所述漏极区的边界与所述多晶硅栅极之间的距离。

3.根据权利要求1所述的功率MOS晶体管，其特征在于其中所述沟槽栅极的宽度在从0.6微米到2微米的范围内。

4.根据权利要求1所述的功率MOS晶体管，其特征在于其中所述沟槽栅极的深度是0.35微米到1微米。

5.根据权利要求1所述的功率MOS晶体管，其特征在于其中所述漏极区的深度至少是所述沟槽栅极的深度的1.5倍。

6.根据权利要求1所述的功率MOS晶体管，其特征在于其中所述漏极和源极区的顶表面由栅极导体分离。

7.一种功率MOS晶体管，其特征在于包括：

漏极区，其具有连接到漏极电极的具有第一导电性类型的掺杂区；

沟槽栅极，其延伸到所述漏极区中，其中所述沟槽栅极包含绝缘层和多晶硅栅极；

源极区，其具有连接到源极电极的具有所述第一导电性类型的掺杂区；

阱区，其具有第二导电性类型，形成在所述源极区下方且连接到所述源极电极；以及

衬底区，其具有所述第二导电性类型且形成在所述阱区和所述漏极区下方；

其中所述漏极电极和源极电极形成在所述功率MOS晶体管的顶表面上，所述漏极区具有双扩散漏极结构，且所述漏极区的较接近所述衬底区的掺杂浓度低于所述漏极区的较远离所述衬底区的掺杂浓度。

8.根据权利要求7所述的功率MOS晶体管，其特征在于其中所述绝缘层的接近于所述源极区的边界与所述多晶硅栅极之间的距离小于所述绝缘层的接近于所述漏极区的边界与所述多晶硅栅极之间的距离。

9.根据权利要求7所述的功率MOS晶体管，其特征在于其中所述沟槽栅极的宽度是0.6微米到2微米。

10.根据权利要求7所述的功率MOS 晶体管，其特征在于其中所述沟槽栅极的深度是0.35微米到1微米。

11.根据权利要求7所述的功率MOS晶体管，其特征在于其中所述衬底区是电浮动的。

12.根据权利要求7所述的功率MOS晶体管，其特征在于其中所述漏极区的深度至少是所述沟槽栅极的深度的1.5倍。

13.一种集成电路，其特征在于包括：

至少一个功率MOS晶体管，其包含漏极区、沟槽栅极和源极区，其中所述沟槽栅极向下延伸到所述漏极区中，所述漏极区具有双扩散结构，所述双扩散结构的上部层的掺杂浓度高于所述双扩散结构的下部层的掺杂浓度，且连接到所述漏极区的漏极电极和连接到所述源极区的源极电极形成在所述功率MOS晶体管的顶表面上；以及

控制器电路；

其中所述功率MOS晶体管为所述控制器电路提供功率输入和输出。

14.根据权利要求13所述的集成电路，其特征在于其实施在单个芯片中。

15.根据权利要求13所述的集成电路，其特征在于其中所述沟槽栅极的深度是0.35微米到1微米。

16.根据权利要求13所述的集成电路，其特征在于其中所述功率MOS晶体管进一步包括形成在衬底上的深阱区，且所述漏极区连接到所述深阱区。