[发明专利]一种用于SOC的动态多时钟低功耗AHB总线的设计方法有效
| 申请号： | 200910014266.0 | 申请日： | 2009-02-19 |
| 公开（公告）号： | CN101493717A | 公开（公告）日： | 2009-07-29 |
| 发明（设计）人： | 李峰;于治楼 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F1/06 | 分类号： | G06F1/06;G06F1/32;G06F13/40 |
| 代理公司： | 济南信达专利事务所有限公司 | 代理人： | 姜 明 |
| 地址： | 250014山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 soc 动态 多时 功耗 ahb 总线 设计 方法 | ||
【权利要求书】：
1.一种用于SOC的动态多时钟低功耗AHB总线的设计方法，其特征在于，在SOC中引入多时钟门控寄存器，实现对SOC内部实现不同功能的IP模块的时钟的控制，当需要某个IP功能模块工作时，打开相应的门控时钟控制信号，IP功能模块正常工作；当不需要其工作时，关闭相应的门控时钟控制信号，时钟信号将一直被拉高或拉低，避免其模块对应的逻辑门翻转，降低SOC的动态功耗，通过APB总线动态的对多时钟门控寄存器进行读写，具体步骤如下：
在SOC中引入多个AHB总线，将对工作频率要求不同的外设连接到不同的AHB总线上，各个AHB总线的工作时钟频率不同，之间通过AHB-AHB桥相连，通过多层AHB总线结构，降低了某些低速外设的时钟频率，从而低速设备的逻辑门的翻转频率降低，减少了SOC的动态功耗。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910014266.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种同时读写存储器的方法及数据采集装置
- 下一篇：微机械推拉式可调谐光栅
