[发明专利]基于FPGA的多路数据采集系统

权利要求书

1.一种基于FPGA的高精度的多路数据采集系统，包括：

多路选择器，用于接收FPGA数据处理模块发送的地址信号，并依据该信号选通外界模拟信号进入可编程增益放大器；

可编程增益放大器，用于接收FPGA数据处理模块发送的放大倍数信号，并依据该信号对多路选择器输出的信号进行相应的放大，并输出给AD转换器；

AD转换器，用于接收FPGA发送的读/转信号，对输入的模拟信号进行采样、量化为数字信号，完成模/数转换后向FPGA数据处理模块发出转换完成标志，AD转换器同时输出转换的数字信号等待FPGA数据处理模块读取数据；

FPGA数据处理模块，由有限状态机控制子模块、数据排序子模块、低通滤波子模块、地址译码器子模块、ROM查找表子模块和自动增益控制子模块组成，该FPGA数据处理模块同时与多路选择器、可编程增益放大器单向连接，并与AD转换器双向连接，多路选择器通过可编程增益放大器与AD转换器连接；有限状态机控制子模块输出地址信号分别给多路选择器和自动增益控制子模块，并发送读/转信号给AD转换器，同时接收AD转换器输出的采样数据信号，该有限状态机控制子模块得到采样数据信号并输出给数据排序子模块，数据排序子模块经过比较、排序输出数据给低通滤波子模块，滤波后的数据与放大倍数信号同时作为地址译码器子模块的输入，该地址译码器子模块产生的地址信号输出给ROM查找表，ROM查找表输出数据给上位机，并输出给自动增益控制子模块，自动增益子模块依据有限状态机控制子模块输入的地址信号和ROM查找表输出的数据，比较得出放大倍数信号并输出给可编程增益放大器。

2.根据权利要求1所述的多路数据采集系统，其特征在于多路选择器为ADG506，其转换建立的最大时间为0.6微秒。

3.根据权利要求1所述的多路数据采集系统，其特征在于可编程增益放大器是由选择器AD7502和放大器AD625组成，其放大的倍数有1、4、16和64四种。

4.根据权利要求1所述的多路数据采集系统，其特征在于AD转换器为AD574，其最大的转换时间为35微秒，采样量化比特位为12，每完成一次模/数转换，向FPGA数据处理模块发送转换完成标志。

5.根据权利要求5所述的多路数据采集系统，其特征在于数据排序子模块主要由比较器、最大值寄存器和最小值寄存器组成，AD转换器对十六路信号中的每一路信号连续采样18次，得到的18组数据通过有限状态机控制子模块依次送给数据排序子模块，该模块从18组数据中通过比较器找出最大值和最小值两组数据并丢弃，并依次把余下的16组数据送入低通滤波子模块。

6.根据权利要求6所述的多路数据采集系统，其特征在于数据排序子模块实现排序只延迟两个采样周期。

7.根据权利要求5所述的多路数据采集系统，其特征在于低通滤波子模块采用xilinx公司的低通滤波ip核实现，该ip核的工作频率为40MHZ；低通滤波器的阶数为16阶，滤波器系数为：-687，-1944，-333，2023，-490，-3725，3453，15920，15920，3453，-3725，-490，2023，-333，-1944，-687。

8.根据权利要求5所述的多路数据采集系统，其特征在于自动增益控制子模块主要由比较器和多路数据寄存器组成，比较器依据有限状态机控制子模块输出的地址信号，从多路数据寄存器读出相应的采样数据，比较产生放大倍数信号并输出给可编程增益放大器实现自动增益控制。