[发明专利]基于FPGA的多路数据采集系统

说明书

技术领域

本发明属于电子电路领域，涉及多路数据采集系统，该系统用于工业监控，传感网络等多个领域。

背景技术

多路数据采集系统用于跟踪多个目标物体，采集目标物体的特性参数，并把参数转化为数字信号送给上位机。

现有的多路数据采集系统大多是简单的用AD转换器把模拟信号转换成数字信号，而不考虑系统的精度问题，如专利号为200420105488.6专利中提到的“一种多路数据采集系统”主要在系统的集成化、小型化方面做出了改进，而未考虑系统的精度问题；又如专利号为200820095724.9的专利中提到的“多路数据采集系统”，在多路选择器之后连接一个固定放大倍数的放大器，然后输出到AD转换器，最后在微处理器中对信号采样的数据进行平均处理，从而实现数据的多路采集，上述技术虽然考虑了系统的精度问题，但是存在以下技术瓶颈：(1)对模拟信号进行固定系数的放大，信号采集范围小；(2)简单的平均处理滤波效果不明显，恶劣的环境中精度会急剧下降。

发明内容

本发明的目的在于克服上述已有技术的缺点，提出的一种基于的FPGA的多路数据采集系统，提高多路数据采集系统的精度、扩大信号的采集范围，同时便于集成化，降低开发成本。

为了实现上述目的，本发明的基于FPGA的高精度的多路数据采集系统包括：

多路选择器：它接收FPGA数据处理模块发送的地址信号，并依据该信号选通外界模拟信号进入可编程增益放大器；

可编程增益放大器：它接收FPGA数据处理模块发送的放大倍数信号，可编程增益放大器依据该信号对多路选择器输出的信号进行相应的放大，并输出给AD转换器；

AD转换器：接收FPGA发送的读/转信号，对输入的模拟信号进行采样、量化为数字信号，完成模/数转换后向FPGA数据处理模块发出转换完成标志，AD转换器同时输出转换的数字信号等待FPGA数据处理模块读取数据；

FPGA数据处理模块：向多路选择器、可编程增益放大器和AD转换器分别发送地址信号、放大倍数信号和读/转信号，并等待接收AD转换器发送的转换完成标志和转换完成的数字信号，FPGA数据处理模块对接收的数据进行排序、滤波和查表后输出数据信号给上位机；该FPGA数据处理模块同时与多路选择器、可编程增益放大器单向连接，并与AD转换器双向连接，该多路选择器通过可编程增益放大器与AD转换器连接。

所述的多路选择器为A DG506，其转换建立的最大时间为0.6微秒。

所述的可编程增益放大器是由选择器AD7502和放大器AD625构成，其放大的倍数有1、4、16和64四种。

所述的AD转换器为AD574，其最大的转换时间为35微秒，采样量化比特位为12，每完成一次模/数转换，向FPGA数据处理模块发送转换完成标志。

所述的FPGA数据处理模块由有限状态机控制子模块、数据排序子模块、低通滤波子模块、地址译码器子模块、ROM查找表子模块和自动增益控制子模块组成，有限状态机控制子模块输出地址信号分别给多路选择器和自动增益控制子模块，发送读/转信号给AD转换器并接收AD转换器输出的采样数据信号，该子模块得到采样数据信号并输出给数据排序子模块，数据排序子模块经过比较、排序输出合理数据给低通滤波子模块，滤波后的数据与放大倍数信号同时作为地址译码器子模块的输入，该子模块产生的地址信号输出给ROM查找表，查找表输出数据给上位机，并输出给自动增益控制子模块，自动增益子模块依据有限状态机控制子模块输入的地址信号和查找表输出的数据，比较得出放大倍数信号并输出给可编程增益放大器。

所述的数据排序子模块由比较器、最大值寄存器和最小值寄存器组成，AD转换器对十六路信号中的每一路信号连续采样18次，得到的18组数据通过有限状态机控制子模块依次送给数据排序子模块，该模块从18组数据中通过比较器找出最大值和最小值两组数据并丢弃，并依次把余下的16组数据送入低通滤波子模块。

所述的低通滤波子模块是采用xilinx公司的低通滤波ip核实现，该ip核的工作频率为40MHZ；低通滤波器的阶数为16阶，滤波器系数为：-687，-1944，-333，2023，-490，-3725，3453，15920，15920，3453，-3725，-490，2023，-333，-1944，-687。

所述的自动增益控制子模块主要由比较器和多路数据寄存器组成，比较器依据有限状态机控制子模块输出的地址信号，从多路数据寄存器读出相应的采样数据，比较产生放大倍数信号并输出给可编程增益放大器实现自动增益控制和扩大信号的采集范围。

本发明具有如下优点：