[发明专利]一种面积紧凑且快速的BCH并行译码方法

权利要求书

1.一种面积紧凑且快速的BCH并行译码方法，通过BCH并行译码电路来实现读取数据时的纠错，所述BCH并行译码电路主要由伴随式校正子运算电路、错误位置多项式迭代电路和错误地址搜索电路组成，BCH并行译码电路工作在有限域GF(2¹³)上，首先利用伴随式校正子运算电路通过8比特码字同时输入的并行运算来完成伴随式校正子的计算，然后利用错误位置多项式迭代电路通过IBM迭代算法中的一轮多拍方式得到错误位置多项式，最后利用错误地址搜索电路先采用4比特预搜索方法进行错误地址的预搜索处理，然后再送入Chien搜索电路完成错误地址的搜索，从而求解出错误地址和错误图样，并将错误图样与错误地址中的错误数据进行异或运算得到正确的码字，其特征在于：在采用一轮多拍方式迭代运算错误位置多项式过程中，通过状态机控制单元的配置逻辑与状态机相结合来复用有限域GF(2¹³)上的一个混合运算器，该混合运算器由有限域GF(2¹³)上的一个二输入乘法器和一个二输入加法器构成，如果迭代轮数为偶数2k时，该轮需要复用混合运算器2k+1次，如果迭代轮数为奇数2k-1时，该轮需要复用混合运算器3k+3次，其中，k为大于或等于1的整数。

2.根据权利要求1所述的BCH并行译码方法，其特征在于：所述状态机有五种状态，分别为闲置状态(Idle)、循环返回状态(Loop)、计算差值状态(CalDespy)、更新变量状态(UpdateLambda)和结束迭代状态(Done)；状态机控制单元通过状态机的五种状态来控制迭代运算以及在迭代运算中选择混合运算器的复用顺序，当迭代轮数是奇数2k-1时，状态机控制单元依次选通计算差值状态(CalDespy)、更新变量状态(UpdateLambda)和循环返回状态(Loop)，其中，计算差值状态(CalDespy)中复用混合运算器的顺序为：

表达式(1)中：

表示使用混合运算器中的乘法器在有限域GF(2¹³)上进行的乘运算；

“+”表示使用混合运算器中的加法器逐比特模2加运算；

“S”表示伴随式校正子；

“k”表示大于或等于1的整数；

“Loc”表示错误位置多项式运算过程中的系数；

“delta₀，delta₁，...，delta_k+2”分别表示上一次复用混合运算器的运算结果；更新变量状态(UpdateLambda)中复用混合运算器的顺序为：

表达式(2)中：

表示有限域GF(2¹³)上的乘运算；

“+”表示逐比特模2加运算；

“k”表示大于或等于1的整数；

“gamma”表示上一次奇数轮的更新变量状态(UpdateLambda)中迭代运算使用的“delta”值；

“tmp₀，tmp₁，...，tmp_k”分别表示上一次复用混合运算器的运算结果；

“Loc”表示错误位置多项式运算过程中的系数；

“B”表示“Loc”值或与“Loc”值相关的值，即“B”表示IBM迭代过程中的更新中间变量；

“delta”表示状态机出现的上一个状态中最后一次复用混合运算器的运算结果；

当迭代轮数是偶数2k时，状态机控制单元依次选通更新变量状态(UpdateLambda)和循环返回状态(Loop)，其中，更新变量状态(UpdateLambda)中复用混合运算器的顺序与表达式(2)表示的顺序相同。

3.根据权利要求1或2所述的BCH并行译码方法，其特征在于：按照数据冗余位的长度来配置纠错能力，其中纠错能力小于或等于数据冗余位的长度除以13后商的正整数。