[发明专利]一种面积紧凑且快速的BCH并行译码方法

说明书

技术领域

本发明涉及由博斯-查德赫利-霍昆格姆(Bose-Chaudhuri-Hocquenghem，即BCH)编码发生器定义的差错控制码技术，特别是涉及在NandFlash型存储设备控制芯片中的一种面积紧凑且快速的BCH并行译码方法。

背景技术

BCH码是一种能纠正多个随机错误的循环码，可以用生成多项式g(x)的根来描述。它是具有严格的代数结构，纠错能力强，构造简单，编码较其他码容易等特点的线性分组码。

在NandFlash型结构大容量存储设备的控制芯片中，由于NandFlash型结构的特点以及噪声干扰等因素，传输的数据会出错是不可避免的，为了保证数据读出时能进行误码检测和校正，通常都是当数据写入存储单元时，需要按一定规则人为地写入一部分冗余数据，用于差错控制。BCH码是可纠正多个随机错误的码，这与NandFlash存储设备的常规出错类型相符。采用超长BCH码作为NandFlash控制器纠错码ECC单元的优点是：

(1)在保护相同长度的数据时，对于给定的随机错误数，二进制BCH码需占用的冗余数据空间通常要低于里德-索罗蒙RS(Reed-Solomn)码；

(2)在译码时，二进制BCH码仅需搜索错误位置，待获得错误位置后，只需将错误位取反即完成纠错，而不必再计算错误值多项式，使得计算复杂度得到了大幅度的减小。

由BCH编码原理可知，对于任意正整数m，设二进制BCH码的标准码长为N＝(2^m-1)比特，码字为K比特，则该码的相关参数为：校验元长为(N-K)比特；纠错能力t≥(N-K)/m(其中m≥3)；最小码距d_min≥2t+1。

通常BCH码的译码主要分为三步：

(1)从接收码字中计算伴随式多项式的校正子S_i(x)；

(2)用伯利坎普-梅西BM(Berlekamp-Massey)迭代算法得到错误位置多项式L(x)；

(3)用Chien搜索法求解错误位置多项式的根，从而求解出错误位置，完成纠错。

但是第二步中的BM算法需要复杂的有限域求逆运算，有限域的求逆运算要么需要复杂的硬件实现结构，要么采用查表方式，需要在电路中加入ROM或Flash型存储单元。伯顿(Burton H.)在1971年中提出了一种针对二进制BCH码的无求逆(Inversionless)伯利坎普-梅西算法IBM，简化了算法实现。采用IBM迭代算法后，二进制BCH码的译码步骤变更为：

(1)从接收码字中计算伴随式多项式S_i(x)；

(2)用IBM迭代算法得到常数项非“0”的差错位置多项式L(x)；

(3)用Chien搜索算法求解错误位置多项式L(x)的根，从而完成纠错。

针对上述译码步骤(1)和(3)，Chen Y.等人给出了伴随式多项式运算电路和并行Chien搜索电路(参见“Chen Y.and Parhi K.K.，Area efficient paralleldecider architecture for long BCH codes.IEEE Proceedings on ICASSP2004，2004：73-76.”)。针对上述译码步骤(2)，里德(Reed I.S.)等人将IBM算法扩展用于解非二进制BCH码，并给出了IBM算法的超大规模集成电路VLSI结构，当前这种实现结构被广泛采用(参见“Reed I.S.，Shih M.T.，VLSIdesign of inverse-free Berlekamp-Massey algorithm.In IEE Proceedings onComputers and Digital Techniques，1991，138(5)：295-298.”)。张军等人提出了超高速低复杂度IBM算法电路结构(参见“张军，王志功，胡庆生等，高速Berklekamp-Massey算法结构及电路实现。电路与系统学报，2006，11(4)：85-89.”)，降低了关键路径延迟，采用了2t+1个二输入有限域乘法器。