[发明专利]一种半导体浅沟槽隔离方法

说明书

【技术领域】

本发明是关于一种半导体制造方法，特别是关于一种半导体制造过程中利用浅沟槽进行器件隔离的方法。

【背景技术】

一个集成电路芯片通常包含半导体衬底、通过向半导体衬底内掺杂不同离子而形成的各种半导体器件，以及将这些半导体器件相互电性连接以形成电学器件和电路的互连结构等。

而半导体芯片中形成的半导体器件通常又包括电阻、电容以及晶体管等不同器件。其中一种互补金属氧化物半导体器件(CMOS器件)通常可能包含形成于相反地掺杂的相邻阱中的N沟道和P沟道金属氧化物半导体场效应晶体管(MOSFET)，而每个场效应晶体管通常包括被沟道分隔开的源区和漏区以及形成于沟道上方由掺杂多晶硅的栅氧化物形成的栅电极。

由于CMOS器件的各个阱以及每个场效应晶体管的掺杂源区/漏区之间会形成寄生的双极结构，例如P-N-P-N闸流管。这些闸流管在某些偏置条件下会导致泄露电流在CMOS器件的两个MOSFET之间流动，容易引起CMOS器件闭锁。所以在相邻的MOSFET之间的衬底上会形成隔离结构，以防止泄露电流的流动。

现有的隔离工艺通常包括局部氧化隔离工艺(LOCOS)以及浅沟槽隔离工艺(STI)。其中现有的浅沟槽隔离工艺通常的步骤为，首先在半导体衬底表面沉积垫氧化层和垫氮化硅层，然后蚀刻垫氧化层和垫氮化层以及衬底而形成沟槽，随后在沟槽的内壁和底部表面形成一层衬氧化层，然后利用高密度等离子化学气相沉积工艺(HDP-CVD)在衬底表面沉积氧化硅层作为隔离层；随后进行化学机械研磨(CMP)至垫氮化硅层停止，最后采用湿法腐蚀的方法去除垫氮化硅层并移除垫氧化层。

现有的这种STI隔离工艺，在进行HDP淀积时，会用等离子体对有源区边角进行轰击以防止HDP过早封口而导致沟槽中心形成空洞，但等离子体的轰击会对有源区的边角造成等离子损伤。而且，现有的HDP直接淀积在衬氧化层上，虽然衬氧化层对HDP有缓冲，但HDP仍然会对有源区有应力的影响。另外现有技术的STI工艺中，有源区的硼会聚集在HDP和有源区的交界处，甚至穿过HDP，从而导致“反窄短通道效应”(reverse narrow width effect)的产生。另外，现有的STI工艺中，在进行化学机械研磨之后去除垫氮化硅层和垫氧化层的过程中，由于湿法腐蚀的各向同性，会在有源区与隔离沟槽之间产生较大的缺角，在后续的硅化物工艺步骤中.硅化物会在缺角内部生长并形成枝状晶体从而为载流子提供泄漏到掺杂区之外的路径，导致器件的失效。

因此，确实需要对现有技术进行改进，以克服现有技术的前述缺陷。

【发明内容】

本发明的目的在于提供一种能够克服或者改善前述背景技术中现有技术缺陷的浅沟槽隔离方法。

为达成前述目的，本发明一种半导体浅沟槽隔离方法，其包括如下步骤：提供一硅衬底，在硅衬底表面沉积垫氧化层和垫氮化硅层；蚀刻垫氧化层、垫氮化硅层及硅衬底，在硅衬底上形成沟槽；在沟槽的内壁及底面形成一层衬氧化层；在沟槽内的衬氧化层表面形成一层衬氮化硅层；利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层；移除垫氮化硅层及垫氧化层；对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞。

与现有技术相比，本发明的浅沟槽隔离方法，在沟槽内的衬氧化层之上形成有一层衬氮化硅，可以有效保护或者减轻等离子损伤对有源区边角的影响。

由于该衬氮化硅比较薄，在垫氮化硅腐蚀时，该衬氮化硅不会腐蚀下去，在后续垫氧化层腐蚀时，该衬氮化硅可以对衬氧化层起到保护，使衬氧化层不会产生很大的氧化层损耗，因此不会形成缺角。

在衬氮化硅腐蚀之后，有源区与隔离物之间产生一个空洞，使得等离子体氧化层与硅衬底不能直接接触，从而减轻等离子体对晶格的应力，同时防止了硼聚集现象的出现。

另外，沟道底部侧壁的衬氮化硅会对有源区的硅衬底也会有应力作用，由于氮化硅的应力是拉伸应力，与等离子体氧化物的压缩应力刚好相反，因此该层衬氮化硅可以减轻等离子体氧化物对硅衬底的应力作用。

【附图说明】

图1至图11是本发明利用浅沟槽进行器件隔离的方法的剖面示意图。

【具体实施方式】

熟悉半导体制程领域的技术人员应当知道，一块半导体芯片制造过程中通常会经过很多次反复的掩膜、光刻、腐蚀以及离子注入等步骤，来形成不同的半导体器件以及器件之间的互连结构等。本发明所涉及的方法是半导体芯片制造过程中的其中一个步骤，即利用浅沟槽进行器件隔离的方法。因此对于半导体制造过程中形成其他元器件的步骤，本说明书不再详细说明。