[发明专利]记忆体制造方法有效
| 申请号： | 200910045245.5 | 申请日： | 2009-01-13 |
| 公开（公告）号： | CN101777517A | 公开（公告）日： | 2010-07-14 |
| 发明（设计）人： | 李俊;庄晓辉;王三坡;兰国华 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/31 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 记忆体 制造 方法 | ||
1.一种存储器制造方法，其特征在于，包括如下步骤：
在半导体基体上形成共源区和共漏区、底介电层、并在所述底介电层上 依次堆叠形成浮栅、绝缘层以及控制栅；
在所述浮栅、绝缘层以及控制栅堆叠形成的栅结构上表面以及侧面沉淀 氮化物；
在所述氮化物表面上沉淀氧化物，以填满所述栅结构在共源区上方形成 的间隙，其中，所述栅结构在共源区上方形成的间隙小于其在共漏区上方形成 的间隙；
去除部分氧化物，同时，在共源区上方的间隙还存留部分氧化物；
去除在所述共漏区上方的氮化物。
2.如权利要求1所述的存储器制造方法，其特征在于，还包括如下步骤：
在所述共漏区上的底介电层中注入钴离子；
将注入的钴离子反应形成钴化物；
在形成钴化物的底介电层上形成金属连线。
3.如权利要求1所述的存储器制造方法，其特征在于：所述氮化物为氮化 硅。
4.如权利要求2所述的存储器制造方法，其特征在于：所述钴化物为二硅 化钴。
5.如权利要求1所述的存储器制造方法，其特征在于：所述绝缘层为包含 氧化物-氮化物-氧化物或包含氧化物-氮化物的介质结构。
6.如权利要求1所述的存储器制造方法，其特征在于：所述绝缘层为氧化 物与氮化物的组合物、氧化物或氮化物。
7.如权利要求1所述的存储器制造方法，其特征在于：所述浮栅以及控制 栅为多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910045245.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
