[发明专利]一种VDMOS及其制造方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种VDMOS及其制造方法。

背景技术

功率金属-氧化物-半导体场效应管(Power MOSFET)结构由于功能上的特殊性，在非常广阔的领域有着广泛的应用，例如，磁盘驱动，汽车电子以及功率器件等方面。

以功率器件为例，应用于功率器件的超大规模集成电路器件，其输出整流器要求能够在输入20V电压而输出大约3.3V电压和输入10V电压而输出大约1.5V电压；并且要求所述器件能够具有10V至50V范围的衰竭电压。对于现有的一些器件无法满足所述需求，例如肖特基二极管(Schottky diodes)衰竭电压范围大约在0.5V。

VDMOS(Vertical double-diffused metal oxide semiconductor，垂直双扩散MOS)被提出来解决上述这个问题。VDMOS具有开关损耗小；输入阻抗高，驱动功率小；频率特性好；跨导高度线性的优点。特别值得指明出的是，它具有负的温度系数，没有双极功率的二次穿问题，安全工作出了区大。因此，不论是开关应用还是线性应用，VDMOS都是理想的功率器件。在例如在申请号为US19940259769的美国专利中还能发现更多关于VDMOS制造的相关信息。

公知的VDMOS如图1所示，包括，半导体衬底100；形成在半导体衬底100上的外延层101；形成在半导体衬底100内的漏极区102；依次形成在外延层101 上的栅氧层106，多晶层107，电极层108；形成在外延层101上并位于栅氧层106、多晶层107、电极层108两侧的隔离侧墙105；位于外延层101并分布于栅氧层106、多晶层107、电极层108两侧的隔离区103；位于隔离区内的源极区104。在公知的VDMOS结构中，采用了掩埋漏极区和外延层技术，提高了器件的制备成本。

发明内容

本发明解决的问题是提供一种VDMOS及其制造方法，能够降低VDMOS的制备成本。

为解决上述问题，本发明提供一种VDMOS的制造方法，包括，提供半导体衬底；在所述半导体衬底内形成位于基底层上的掺杂层；在所述掺杂层上形成栅极区；在所述掺杂层形成位于栅极区两侧的隔离阱；在所述隔离阱形成源极区；在所述掺杂层形成暴露出基底层的开口；在所述开口内形成隔离侧墙；沿开口在所述基底层形成漏极区；在所述开口内填充导电物质形成导电插塞

本发明还提供一种VDMOS，包括，位于半导体衬底中的基底层与掺杂层，位于掺杂层上的栅极区；所述基底层包括位于栅极区两侧的漏极区；所述掺杂层包括位于漏极区上并贯穿掺杂层的导电插塞、位于栅极区两侧的隔离阱、位于隔离阱内的源极区。

与现有技术相比，本发明具有以下优点：采用了常规的半导体制备工艺如刻蚀，离子注入、沉积等工艺实现了VDMOS制备，克服了现有技术的缺点，具体的说，现有的VDMOS采用了掩埋漏极区和外延层技术，提高了器件的制备成本。本发明通过采用常规的半导体制备工艺如刻蚀，离子注入、沉积等工艺，不需要采用造价高昂的掩埋漏极区和外延层技术，降低了制造成本。

附图说明

图1是现有的VDMOS结构示意图；

图2是本发明VDMOS制造方法的第一实施方式的流程图；

图3至图11是本发明VDMOS制造方法第一实施方式的实施例的示意图；

图12是本发明VDMOS制造方法的第二实施方式的流程图；

图13至图21是本发明VDMOS制造方法第二实施方式的实施例的示意图。

具体实施方式

第一实施方式

参照图2，本发明首先提供一种VDMOS的制造方法，包括如下步骤：

步骤S11，提供半导体衬底；

步骤S12，在所述半导体衬底内形成位于基底层上的掺杂层；

步骤S13，在所述掺杂层上形成栅极区；栅极区依次包括栅氧层、多晶硅层、硅化物层以及侧墙；

步骤S14，在所述掺杂层形成位于栅极区两侧的隔离阱；

步骤S15，在所述隔离阱形成源极区；

步骤S16，在所述掺杂层形成暴露出基底层的开口；

步骤S17，在所述开口内形成隔离侧墙；

步骤S18，沿所述开口在基底层形成漏极区；

步骤S19，在所述开口填充导电物质形成导电插塞。

以下通过结合附图详细的描述形成VDMOS的具体实施例，上述的目的 和本发明的优点将更加清楚：