[发明专利]CMOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及CMOS晶体管及其制作方法。

背景技术

互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元， 其中包含PMOS与NMOS，而每一个PMOS(NMOS)晶体管都位于掺杂井上， 且都由栅极(Gate)两侧衬底中p型(n型)极/漏极区以及源极区与漏极区间 的通道(Channel)构成。当互补式金属氧化物半导体的制作工艺进展至微米 级之后，由于源极/漏极区之间的通道随之变短，所以会产生短通道效应(Short Channel Effect)与热载流子效应(Hot Carrier Effect)并进而导致元件无法运 作。因此，微米级与以下制作工艺的CMOS的源极/漏极设计上会采用轻掺杂 漏极(Lightly Doped Drain，LDD)结构，亦即在栅极结构下方邻接源极/漏极 区的部分形成深度较浅，且掺杂型态与源极/漏极区相同的低掺杂区，以降低 通道区的电场，并进而避免短通道效应与热载流子效应的发生。

现有形成CMOS晶体管的工艺如图1至图5，参考图1，首先提供半导体衬 底100，所述半导体衬底100内包括n型掺杂阱102、p型掺杂阱104与隔离结构 106，其中位于n型掺杂阱102上方与隔离结构106相邻的区域为PMOS有源区 108，位于p型掺杂阱104上方与隔离结构106相邻的区域为NMOS有源区110。 接着于PMOS有源区108与NMOS有源区110上形成栅介电层112，再于PMOS 有源区108与NMOS有源区110的栅介电层112上形成栅极114a、114b；用化学 气相沉积法在半导体衬底100上形成氮化硅层116。

参考图2，用干法刻蚀法刻蚀氮化硅层116，在栅极114a、114b两侧形成偏 移间隙壁116a。

参考图3，接下来于NMOS有源区110上形成第一光刻胶层118，再以栅极 114a与光刻胶层118为掩膜，向PMOS有源区108的半导体衬底100中注入p型离 子，于栅极114a两侧的n型掺杂井102中形成p型轻掺杂漏极120。

请参照图4，于PMOS有源区108上形成第二光刻胶层122，再以栅极114b 与光刻胶层122为掩膜注入n型离子，于栅极114b两侧的p型掺杂井104中形成n 型低掺杂漏极124。

请参照图5，于栅极114a、114b的侧壁形成侧墙126，以形成栅极结构127a、 127b；接着于NMOS有源区110上形成第三光刻胶层(未图示)，再以栅极结 构127a与第三光刻胶层为掩膜注入p型离子，于栅极结构128a两侧的n型掺杂井 102中形成p型源极/漏极区128a；于PMOS有源区108上形成第四光刻胶层(未 图示)，再以栅极结构127b与第四光刻胶层为掩模注入n型离子，于栅极结构 128b两侧的p型掺杂井104中形成n型源极/漏极区128b。

参考图6，图6为图5的俯视图，现有CMOS器件中的NMOS晶体管140和 PMOS晶体管130呈直线排布形成长条形状的CMOS器件结构，其结构单一， 在设计中不够灵活；且随着半导体器件的集成度越来越高，其体积随之变小 的余地越来越小，无法满足工艺发展需求。

发明内容

本发明解决的问题是提供一种CMOS晶体管及其制作方法，防止CMOS 晶体管的结构单一，体积无法继续变小。

为解决上述问题，本发明提供一种CMOS晶体管的制作方法，包括：提 供半导体衬底，所述半导体衬底包含硅基底、位于硅基底上的氧化层和位于 氧化层上的顶层硅；在顶层硅上形成与其导电类型相反的含硅层；刻蚀含硅 层和顶层硅，定义n型源/漏极区域；刻蚀氧化层，形成栅极图形区，且在栅 极图形区的n型源/漏极区域下方形成通孔，通孔内只残留硅基底上的部分氧 化层；在栅极图形区依次形成环绕顶层硅和含硅层的栅介质层和栅极；刻蚀 含硅层和部分顶层硅，定义p型源/漏极区域；在栅极两侧n型源/漏极区域的 顶层硅内形成n型轻掺杂漏极，在栅极两侧p型源/漏极区域的含硅层内形成 p型轻掺杂漏极；在栅极两侧、含硅层及部分顶硅层两侧形成侧墙；在栅极及 侧墙两侧n型源/漏极区域的顶层硅内形成n型源/漏极，在栅极及侧墙两侧p 型源/漏极区域的含硅层内形成p型源/漏极。

可选的，所述含硅层材料为锗硅。形成含硅层的方法为外延生长法。所 述含硅层的厚度为10nm～100nm。