[发明专利]系统级封装结构及封装方法

说明书

技术领域

本发明涉及半导体器件封装领域，特别涉及一种系统级封装结构及封装方法。

背景技术

随着便携式电子元件变得越来越小，必须缩小电子元件的半导体封装的尺寸。为了达到上述目的，广泛的使用系统级封装技术，其理由是因为系统级封装技术可增加半导体封装的容量。

系统级封装(system in package，SIP)在一个半导体封装结构内不仅可以组装多个芯片，还可以将不同类型的器件和电路芯片叠在一起，构建成更为复杂的、完整的系统。

申请号为200710127363的中国专利申请中所提供的系统级封装的工艺，如图1所示，封装体10包括分别具有第一表面30和第二表面40的基底20，其中基底20可以是引线框架(lead frame)、印刷电路板(PCB)或是其它熟知的封装基底。多个焊锡球110可设置于基底20的第一表面30，以耦接其它基底(未显示)。基底20的第二表面有一组接合线栓130，其中接合线栓130可采用传统的线接合或凸点工艺，形成于基底20上，且接合线栓可以是金、铜、铝或它们的合金。接合线栓130在贴合芯片于基底20之前，形成于基底20的接合垫上。在基底20的第二表面40上形成一组接合线栓130之后，将第一半导体芯片55以倒装的方式，贴合于基底20上方，以减少封装尺寸。第一半导体芯片55具有第一表面和相对第一表面的第二表面，其中第一半导体芯片55的第一表面，经由多个焊锡凸块60贴合基底20的第二表面40，焊锡凸块60可以是焊锡、金、铜、导电材料，或是其它导电材料所组成。在第一半导体芯片55和基底20的间隙中形成填充材料之后，将第二半导体芯片85经由例如环氧化物的粘性材料，贴合于第一半导体芯片55的第二表面。通过传统的线接合工艺，接合线90电性耦接第二半导体芯片85和基底20上的接合线栓130。之后，封装物质100将第一半导体芯片55和第二半导体芯片85、接合线90和接合线栓130进行封装。

上述系统级封装技术的优越性包括：可提供更多新功能，多种工艺兼容性好，灵活性和适应性强，成本低，易于分块测试，以及开发周期较短等。系统级封装采用近十年来快速发展的倒装焊技术，与引线键合相比，倒装焊技术具有直流压降低、互连密度高、寄生电感小、热特性和电学性能好等优点，但费用较高。

现有进行系统级封装过程中，尤其对电感器进行封装时，电感器通常形成于芯片上，会因为与芯片上的半导体器件的耦合/串扰而导致电感器的品质(Q)因子下降；另外，电感器电场可以促使电流在周围衬底或介质层中流动，进一步导致所储存能量的损失和电感器Q因子下降。

发明内容

本发明解决的问题是提供一种系统级封装结构及封装方法，防止电感器Q因子下降。

为解决上述问题，本发明一种系统级封装结构，包含引线框架，所述引线框架包括：管芯垫和位于管芯垫周围的引线，所述管芯垫内形成有电感器线圈，其中电感器线圈的末端与引线连接；所述系统级封装结构还包括：形成于管芯垫上的绝缘介质层，贯穿绝缘介质层与电感器始端导通的导电插塞，位于绝缘介质层上与导电插塞连接的焊盘，位于绝缘介质层上将焊盘与引线连接的金属层。

可选的，所述电感器线圈为螺旋结构。所述电感器线圈是正方形、六边形、八边形或圆形。

可选的，引线框架的材料为金属或合金。

可选的，所述系统级封装结构进一步包括：位于金属层上的芯片。

可选的，所述系统级封装结构进一步包括：位于管芯垫上的芯片。

一种系统级封装方法，包括：提供引线框架，所述引线框架包括管芯垫和位于管芯垫周围引线；在管芯垫上形成绝缘介质层；刻蚀管芯垫至露出绝缘介质层，形成电感器线圈，电感器线圈末端直接与引线连接；在绝缘介质层中形成贯穿绝缘介质层的导电插塞，所述导电插塞与电感器线圈的始端连接；在绝缘介质层上形成与导电插塞连接的焊盘及将焊盘与引线连接的金属层。

可选的，所述电感器线圈为螺旋结构。所述电感器线圈是正方形、六边形、八边形或圆形。

可选的，引线框架的材料为金属或合金。

可选的，所述绝缘介质层的材料为金属氧化物、合金氧化物、二氧化硅、含磷或氟氧化硅或正硅酸乙酯。所述绝缘介质层的厚度为0.5微米～3微米。

可选的，所述系统级封装方法还包括：在金属层上粘附芯片。

可选的，所述系统级封装方法还包括：在管芯垫上粘附芯片。