[发明专利]半导体元器件的干蚀刻方法

说明书

技术领域

本发明涉及半导体元器件的制造技术，尤其是指一种半导体元器件的干 蚀刻方法。

背景技术

近年来，随着半导体元器件制造技术的飞速发展，干蚀刻(Dry Etch)技 术已经被广泛地应用在半导体元器件的制造工艺之中。例如，在半导体元件制 造技术中的有效区域(AA，Active Area)的光刻工艺中，一般先在硅基底材料 上依次形成SiO₂(undoped silicon glass)层、黑钻石(BD，Black Diamond)低 介电常数(Low-K)绝缘材料层、顶层(Cap layer)、含Si的底部抗反射(Si-BARC， Bottom Anti-Reflective Coating)层和光阻(PR，Photo Resist)层，然后先对所 述PR层和Si-BARC层进行蚀刻，再对顶层和黑钻石低介电常数绝缘材料层进 行蚀刻。通常情况下，所述对顶层和黑钻石低介电常数绝缘材料层的蚀刻过程 被称之为主蚀刻(ME，Main Etch)过程。在主蚀刻过程后，再通过各种清洗 方法去除(Strip)上述主蚀刻过程中所产生的残留物。

但是，在使用上述干蚀刻工艺进行蚀刻时，例如，在45nm制造技术的第 一金属连接层(M1)干蚀刻工艺中，由于顶层氧化物与各个薄膜层或低介电常 数(Low-K)材料之间的蚀刻速率不同，从而使得在上述干蚀刻工艺中存在顶 层收缩(Cap layer Shrinkage)或弓形轮廓(Bowing Profile)的问题。图1为现 有技术中的顶层轮廓的效果示意图。如图1所示，上述的弓形轮廓将导致有效 区域较小，而且难于通过物理气相沉积(PVD)进行隔离物沉积(Barrier Depositon)和难于进行电化学电镀(Electrical Chemical Plating)，因此将对半 导体元器件的电学性能带来不利的影响。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体元器件的干蚀刻方法， 从而解决顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓。

为达到上述目的，本发明中的技术方案是这样实现的：

一种半导体元器件的干蚀刻方法，该方法包括：

在硅基底材料上依次形成SiO₂层、低介电常数绝缘材料层、顶层、含Si 的底部抗反射层和光阻层；

对含Si的底部抗反射层和光阻层进行蚀刻后，对顶层和低介电常数绝缘材 料层进行蚀刻，并去除蚀刻过程中产生的残留物；

对由于对顶层和低介电常数绝缘材料层进行蚀刻后而暴露出的顶层进行氟 气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀 刻；

去除对顶层进行蚀刻时所产生的残留物。

在对顶层进行氟气处理时，所使用的源功率为800～1500瓦，所使用的偏 转功率为零。

在对顶层进行氟气处理时，所使用的源功率为1000瓦。

在对顶层进行氟气处理时，使用一氧化碳或氮气作为稀释气体。

当使用一氧化碳作为稀释气体时，所述一氧化碳的流量为300～400标准毫 升/分钟。

在对顶层进行氟气处理时，使用CF4或CHF3作为蚀刻气体。

当使用CF4作为蚀刻气体时，所述CF4的流量为50～80标准毫升/分钟。

当使用CF4作为蚀刻气体时，所述CF4的流量为60标准毫升/分钟。

当使用一氧化碳作为稀释气体，并使用CF4作为蚀刻气体时，CF4与一氧 化碳的流量的比值小于0.2

综上可知，本发明中提供了一种半导体元器件的干蚀刻方法。在所述半导 体元器件的干蚀刻方法中，由于在所述主蚀刻过程之后，进行了上述的氟气处 理，从而解决了顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮 廓，可大大提高半导体元器件的电学性能。

附图说明

图1为现有技术中的顶层轮廓的效果示意图。

图2为本发明中半导体元器件的干蚀刻方法的流程示意图。

图3为使用本发明的氟气处理方法后的顶层轮廓的效果示意图。

具体实施方式

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附 图及具体实施例对本发明再作进一步详细的说明。