[发明专利]控制侧墙形成的方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤指一种控制侧墙形成的方法。

背景技术

图1a～图1d是现有侧墙形成的工艺示意图。

如图1a所示，图1a是进入刻蚀机台前的刻蚀结构，包括：提供半导体衬底100，半导体衬底100可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构101，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在半导体衬底100中还形成有各种阱(well)结构与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构101的深度。为了简化，图1a～图1d中仅示出一空白半导体衬底100图示。

接着，在半导体衬底100上依次形成栅介质层102与多晶硅栅103，栅介质层102与多晶硅栅103构成栅极结构。之后，进行氧化步骤，在多晶硅栅104外围形成氧化硅层104以便保护多晶硅栅103的边缘。

然后，在半导体衬底100上以及氧化硅层104上形成第一氧化硅层105、第一氮化硅层106以及第二氧化硅层107。这种结构也称为氧化的氮化氧化硅(ONO)结构。

如图1b所示，对图1a所示结构刻蚀第二氧化硅层107后，留下未被刻蚀掉的位于侧面的氧化硅残留物107′。

如图1c所示，对图1b所示结构刻蚀第一氮化硅层106后，留下被氧化硅残留物107′遮挡住的“L”型的侧墙(Spacer)106′。

如图1d所示，最后移除氧化硅后，留下侧墙106′和衬层氧化硅层残留物105′，其外形也是“L”型。图1d是经过刻蚀机台后形成侧墙的结构。

在后续离子注入等工艺时，侧墙起到一种隔离的效果，以避免栅和源、漏极短接，实现保护栅氧的功能。从图1a～图1d所示的侧墙形成过程可以看出，对第二氧化硅层107的刻蚀条件，决定了侧墙106′的特征尺寸(CD)，比如刻蚀时间过长，有可能对第二氧化硅层107进行了过刻蚀，使得侧墙106′过小，无疑会影响其隔离效果，从而造成栅和源、漏极的短接，不能实现保护栅氧的功能。

侧墙的CD受到诸多因素的影响，比如栅极外形、薄膜沉积特性、刻蚀机台的稳定性等。目前没有具体的控制方法。

发明内容

有鉴于此，本发明的主要目的在于提供一种控制侧墙形成的方法，能够保证侧墙刻蚀的稳定性。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种控制侧墙形成的方法，包括：

刻蚀前，测量刻蚀结构，对刻蚀结构进行刻蚀，并测量刻蚀后的结构；

比较刻蚀前后的特征参数，获取刻蚀参数。

采用光学线宽测量技术测量所述刻蚀结构和刻蚀后的结构。

所述刻蚀结构中包括有氧化的氮化氧化硅ONO结构。

所述测量刻蚀结构得到的特征参数包括ONO结构中第一氧化硅层的侧面宽度，ONO结构中第一氮化硅层的侧面宽度。

所述测量刻蚀后的结构得到的特征参数包括刻蚀ONO结构后得到的侧墙的侧面宽度，衬层氧化硅层残留物的侧面宽度。

所述获取刻蚀参数的方法为：

刻蚀参数EtchParameter＝((PreThk-DataTarget-Bvalue)*STEP_BIAS)/LossRate，其中，LossRate＝(PreThk-PostThk-ModifiedValue)*coefficient/EtchParameter；

PreThk为刻蚀前测量得到的某特征参数，PostThk为刻蚀后测量得到的对应特征参数，DataTarget为目标特征参数；Bvalue为修正经验值，STEP_BIAS为系数，LossRate为刻蚀率范围；ModifiedValue为修正经验值，coefficient为系数。

所述获取刻蚀参数的方法为：

刻蚀参数EtchParameter＝((DataTarget-Bvalue)*STEP_BIAS)/LossRate，其中，LossRate＝(PreThk-PostThk-ModifiedValue)*coefficient/EtchParameter；

PreThk为刻蚀前测量得到的某特征参数，PostThk为刻蚀后测量得到的对应特征参数，DataTarget为目标特征参数；Bvalue为修正经验值，STEP_BIAS为系数，LossRate为刻蚀率范围；ModifiedValue为修正经验值，coefficient为系数。