[发明专利]在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法有效
| 申请号： | 200910047006.3 | 申请日： | 2009-03-04 |
| 公开（公告）号： | CN101826465A | 公开（公告）日： | 2010-09-08 |
| 发明（设计）人： | 叶兰御;周儒领;黄淇生;詹奕鹏 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 王一斌;王琦 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 对准 硅化物 过程 防止 侧壁 阻挡 下方 缝隙 方法 | ||
1.一种器件在自对准硅化物过程中防止阻挡层下方缝隙的方法，该器 件包括覆盖在器件衬底的垫氧化膜及在垫氧化膜上形成的栅极，其特征在 于，该方法包括：
沉积牺牲层TEOS后，刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜， 直到器件衬底和栅极顶部表面；
在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，湿法刻蚀的器 件衬底上所沉积的氧化层厚度为大于等于100埃且小于200埃；
所述沉积的氧化层包括在制造栅极的侧壁阻挡层时采用TEOS沉积的 氧化层、及用于作为使器件衬底上的覆盖区域不生成金属硅化物层所沉积的 氧化层。
2.如权利要求1所述的方法，其特征在于，所述湿法刻蚀的器件衬底 上所沉积的氧化层厚度为100埃。
3.如权利要求1所述的方法，其特征在于，刻蚀所述牺牲层及覆盖在 器件衬底的垫氧化膜的过程为：
采用干法刻蚀后，再采用湿法刻蚀。
4.如权利要求3所述的方法，其特征在于，所述干法刻蚀后在器件的 器件衬底上留有100埃厚度的TEOS和垫氧化膜。
5.如权利要求3所述的方法，其特征在于，所述垫氧化膜的厚度为155 埃；
所述沉积牺牲层的厚度为800埃；
所述采用湿法刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜时的湿法 刻蚀量为90埃。
6.如权利要求1所述的方法，其特征在于，在湿法刻蚀器件衬底上所 沉积的氧化层之前，该方法还包括：
采用干法刻蚀，将器件衬底上所沉积的氧化层刻蚀到厚度为100埃。
7.如权利要求6所述的方法，其特征在于，所述干法刻蚀得到的器件 衬底上所沉积的氧化层厚度为100埃；
所述采用湿法刻蚀的湿法刻蚀量为30埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910047006.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装结构及其制造方法
- 下一篇：导线半硬装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
