[发明专利]晶圆可接受测试结构

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及晶圆可接受测试(WAT，WaferAcceptance Test)结构。

背景技术

随着技术进步，集成电路制造工艺要求日益增高，且由于集成电路制造周期长，成本高，因此提高制造工艺的制造效率及质量尤为重要。

业界在集成电路制造过程中，通常在晶圆的各个集成电路芯片周边制造WAT结构，再在制造完成后对WAT结构进行检测，以对相应的制造工艺进行测试。如果在晶圆制造完成后对WAT结构进行电性检测等各类检测时，发现该WAT结构有短路、断路或漏电等失效情况，则通过对WAT结构进行失效性分析来分析出失效情况的原因，以对工艺进行相应的调整和改进。

为分析WAT结构出现失效性的原因，通常会用透射电子显微镜(TEM，Transmission Electron Microscope)或扫描电子显微镜(SEM，Scanning ElectronMicroscope)观察WAT结构的截面。为准确观察WAT结构的截面，可以用研磨(Polishing)方法制造出检测样片，然后由TEM或SEM等检测。其中Polishing方法的大体过程为：首先取得WAT结构的初始检测样片，然后对初始检测样片进行粗磨、细磨及抛光等步骤，以在初始检测样片上研磨出符合检测要求的截面，获得最终检测样片，再进行检测。

WAT结构通常包含大量互连层连接孔，例如接触孔(CT，Contact)、深沟槽(DT，Deep Trench)及通孔(Via)等。在用上述Polishing方法制备最终检测样片时，由于CT、DT和Via的直径一般都是小于0.2um，因此为保证检测效果，研磨出的所述截面通常需要为包含CT、DT或Via直径的截面。

参照图1，为现有WAT结构中连接孔的排列结构示意图，图中虚线为包含连接孔直径的截面，即需要研磨出的截面。但实际制备检测样片时，研磨出的截面常为图中实线标识的截面，这将使得制备出的检测样片质量较差，降低该检测样片的检测效果，进而降低WAT结构的测试效果。

发明内容

本发明提供WAT结构，以提高制备出的该WAT结构的检测样片质量，提高检测样片的检测效果，进而提高测试效果。

本发明提出的WAT结构，包括多行互连层连接孔，其中至少一个连接孔与其它行连接孔间隙在该连接孔所属行的投影有重叠。

可选的，该连接孔所属行的各个连接孔均重叠有所述投影；

可选的，所述投影为同一其它行的连接孔间隙的投影；

可选的，所述投影为其它不同行的连接孔间隙的投影；

可选的，该连接孔与所述投影完全重叠；

可选的，该连接孔与所述投影部分重叠；

可选的，该连接孔与至少其它两行连接孔间隙在该连接孔所属行的投影部分重叠；

可选的，所述连接孔为接触孔、通孔或深沟槽。

本发明提出的上述WAT结构通过使得至少一个连接孔与其它行连接孔间隙在该连接孔所属行的投影重叠，提高了WAT结构中包含连接孔直径的截面数目，从而提高了制备的检测样片的质量，提高检测效果，进而提高采用WAT结构进行测试的测试效果。

附图说明

图1为现有WAT结构中连接孔的排列结构示意图；

图2为本发明实施例提出的WAT结构的部分结构示意图；

图3～8分别为本发明第一至第六实施例中WAT结构的结构示意图。

具体实施方式

为使得研磨出的所述截面为包含连接孔直径的截面以保证检测效果，本发明实施例提出，可以通过增加WAT结构中包含连接孔直径的截面数目，来提高研磨出包含连接孔直径的截面的可能性，进而保证研磨出的截面通常为包含连接孔直径的截面。分析得出，要增加包含连接孔直径的截面数目，可以通过缩小连接孔的列间距而使得单位列间距中连接孔直径数目，即连接孔直径密度增加来实现。因此本发明实施例提出，将各行连接孔错位排列，则可使得不同行连接孔的列间距降低，实现连接孔直径密度的增加，从而实现包含连接孔直径的截面数目的增加，提高了制备的检测样片的质量，以及提高检测效果，进而提高采用WAT结构测试的测试效果。

根据上述设计思路，本发明实施例提出下述WAT结构，以提高制备出的WAT结构的检测样片质量，提高检测样片的检测效果，进而提高测试效果。