[发明专利]基于可编程器件的动态边界扫描链路测试方法

说明书

技术领域

本发明涉及电子电路测试领域，尤其涉及印制电路组装板的边界扫 描测试的领域。

背景技术

随着半导体工业的发展，组装板上信号链路的速度、IO密度越来越 高，而来自消费市场的驱动力使得组装板的面积、面市时间的压力也越 来越大，这使得传统的结构化测试方法愈来愈无法满足组装板业的需 求。作为新一代的测试架构边界扫描链路测试，日益引起业界的关注， 这种测试架构在硅片内部提供了一系列的寄存器的控制器，以实现结构 化测试所需的，对组装板上电气网络进行控制与可视性。如今，大多数 的大规模的集成电路在硅片内部集成了与IEEE1149.1标准相兼容的边 界扫描电路。而且，与之相对应的测试工具，也得到了工业界的良好支 持。为此，无数的系统供应商，从PC到大型的电信系统，直至航空， 航天，都要求在系统设计时，充分利用边界扫描测试架构所带来的便利， 来提高系统的可测试性，从而提高产品质量，降低系统成本，增强市场 竞争力。

边界扫描测试要求印制板上所有与IEEE1149.1相容的器件在电路 中构成一个边界扫描链路。这样可以避免了多时钟域，从而无需面对各 个扫描链路同步这类棘手的问题，并且只需提供一个测试头，从而减小 了元器件成本及印制板板面开销。

最终的边界扫描测试应用可以用一台廉价的PC经由并口来执行而 不需要昂贵的、专门的测试控制器，从而减小了测试成本。

由于边界扫描测试架构的广泛适用性，工业界很快的发现这一架构 在嵌入式系统的调试、在系统配置方面的潜力，促使这一架构变得更加 流行。但是由于被赋予了额外的功能而影响了互操作性，因为这些专门 的工具都不允许自己的器件和第三方的边界扫描器件处于同一个扫描 链路之中。

此外，边界扫描测试工具也从简单互连测试，以及对由边界扫描的 输入输出所包围的简单组合逻辑的测试，发展到对存储器乃至对非易失 性的存储器如闪存的在系统配置。这样的测试应用需要大量的测试向 量，对板上的边界扫描链路作适当的分割，将没有参与测试的边界扫描 链路从整个扫描链路中移除，会带来效率上的巨大提升。

针对这种需求，现有的技术是采用半导体厂商开发出一系列的边界 扫描链路管理的器件，如TI SN74LVT8986，国家半导体STA112等。但 是使用这些器件来管理板上边界扫描链路的同时，无疑会增加元器件、 印制板的成本。

近年来，随着PLD(Programmable Logic Device)可编程逻辑器件、 FPGA(Field Programmable Gate Array)可编程逻辑门阵列技术的发 展，越来越多的PLD、FPGA被用于电路设计之中，而且我们也发现， PLD/FPGA的内部及外部输入输出(IO)的资源并不是被100％的用尽的， 在一些产品线上，平均有30％的内部资源、12％IO的资源闲置不用。

本发明的目的在于利用PLD、FPGA的可编程性，针对边界扫描测试 链路管理的需求，提出一种基于PLD、FPGA器件的一种动态的、边界扫 描链路的管理方案。

发明内容

本发明的目的在于利用PLD、FPGA的可编程性，针对边界扫描测试 链路管理的需求，提出一种基于PLD、FPGA器件的动态的边界扫描链路 的测试方案，可以动态地加载或卸载待测试的多个边界扫描链路。

本发明是一种基于可编程器件的动态边界扫描链路测试方法，测试 系统包括测试机，至少一个可编程器件，以及待测试的边界扫描链路， 所述动态边界扫描链路测试方法包括如下步骤：

步骤1、将扫描链路链接器DSCL例化到可编程器件之内；

步骤2、动态地链接所需要测试的边界扫描链路；

步骤3、进行测试。

所述的边界扫描链路链接器包括一个IEEE1149.1测试访问端口 TAP状态机，一个指令寄存器，一个标识符寄存器，一个链路控制寄存 器，一个RTI同步寄存器，一个旁路寄存器和一个链路链接器，一组测 试访问端口TAP和N组供链接扫描端口LSP。