[发明专利]印制电路板或集成电路封装基板制作中超薄芯板加工方法

说明书

技术领域

本发明涉及印制电路板或半导体集成电路封装基板制作过程中超薄芯 板的一种加工方法，该方法尤其适用于对含任意层互连的印制电路板或半 导体集成电路封装基板的加工制作。

背景技术

随着电子产业的蓬勃发展，电子产品已经进入功能化、智能化的研发 阶段，为满足电子产品高集成度、小型化、微型化的发展需要，印制电路 板或半导体集成电路封装基板，在满足电子产品良好的电、热性能的前提 下，也朝着轻、薄、短、小的设计趋势发展，以此来降低印制电路板或半 导体集成电路封装基板的尺寸和整体厚度，满足电子产品小型化的发展需 要。这就意味着一方面要提高线路板每层的布线密度，另一方面要尽可能 地降低绝缘介质材料的厚度。

任意层互连技术便是该技术发展方向的一个代表，它通过可以在任意 层间实现电信号的连接，来最大限度的利用有限的电路布设面积，使线路 密度最大化，同时在该技术中也可以使用超薄的介质材料来降低线路板或 封装基板的整体厚度。

随着任意层间互连技术的发展，其制作方法也推陈出新，不断变化。 实现多层印制电路板或集成电路封装基板任意层互连的工艺路线有日本 North Print公司的曼哈顿凸块互连技术(NMBI，Neo-Manhattan Bump  Interconnection)、日本Toshiba公司隐埋凸块互连技术(B2it，Buried Bump  Interconnection Technology)、日本Panasonic公司任意层间微孔互连技术 (ALIVH，Any Layer Interstitial Via Hole)。这些工艺都能实现印制电路板 或集成电路封装基板的任意层间互连，但是上述工艺技术或者有专利保护， 或者需要使用特殊的物料或特殊的设备来配套，因此在使用上都有准入门 槛。

目前业界使用最多的制作方法是类似于日本Ibiden公司的自由叠孔结 构工艺(FVSS，Free Via Stacked Up Structure)。

参见图1-1～图1-7，这种工艺的流程为：

第1步，采用激光烧蚀技术在芯板101上形成微孔102；

第2步，在微孔102的表面进行导电化处理，然后在板面电镀的同时 将微孔102电镀填平，使微孔102形成实心的导电过孔103；

第3步，采用图形转移(减成法)的方法在芯板表面形成需要的导体 线路图形104；

第4步，通过积层的方法形成绝缘介质层105，随后重复第1步到第4 步，最后得到需要的任意层间互连的多层印制电路板或集成电路封装基板。

在该方法中比较核心的问题之一是内层芯板的加工。为了降低完成后 线路板和基板的整体厚度，当芯板介质层较薄时，如低至50um以下，必须 使用特殊且昂贵的超薄芯板加工设备来进行加工，生产成本会大幅上升。 业界也有在垂直生产线上采用框架，在水平生产线上使用引导板的方法在 常规设备上进行超薄芯板的加工，以避免弯曲、折断或卡板等问题，但这 些方法都存在操作复杂，效率和成品率都比较低的缺点。

发明内容

鉴于上述现有技术中存在的缺陷和不足，本发明的目的是提出一种印 制电路板或集成电路封装基板制作中超薄芯板加工方法，不需要特殊的设 备或加工工具，如框架等，能大幅度的降低成本，提高生产效率和良率。

本发明采用一种特殊的叠层结构和粘结片将两块薄芯板(如芯板厚度 小于50微米)粘合在一起加工，利用粘结片的厚度和刚度，降低薄芯板加 工难度。经过一次或多次层压、导电孔制作、图形转移，当粘结片两边的 待加工线路板或基板达到一定厚度和强度后，再将两块待加工线路板或基 板从粘结位置分离开来，然后再采用常规制程进行后续加工。

具体的制作步骤是：

印制电路板或集成电路封装基板制作中超薄芯板加工方法，其包括如 下步骤：

a.首先将两张铜箔和粘结片以及第一、第二芯板，按第一芯板-铜箔-粘 接片-铜箔-第二芯板的顺序进行叠层，然后进行热压粘接，从而得到 一个四周都有粘接、厚度、强度能够满足普通设备加工要求的第一多 层加工板；

b.对粘结后的第一多层加工板进行微孔加工、导电化处理、电镀、图形 转移加工，在第一多层加工板表面形成需要的导体线路图形；

c.在第一多层加工板新形成的导体线路图形表面，采用积层的方法，形 成绝缘介质层与导电铜层；