[发明专利]形成沟槽及双镶嵌结构的方法

说明书

技术领域

本发明涉及半导体制作技术领域，尤其涉及形成沟槽及双镶嵌结构的方法。

背景技术

近年来，随着半导体集成电路制造技术的发展，集成电路中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，线的宽度也越来越窄，因此对于良好线路连接的需求也越来越大。其中，双镶嵌制程便被广泛地应用在半导体制作过程中而提升线路连接的可靠度。

现有形成双镶嵌结构的沟槽工艺如下：半导体集成电路通常包含有源区和位于有源区之间的隔离区，器件通常是在有源区中形成。在衬底表面的某些有源区域用于数据的存储，这里称之为器件密集区(存储单元区)；而某些有源区域用于周边控制电路，这里称之为器件非密集区(周边电路区)。通常在器件密集区和器件非密集区的有源区之间都形成沟槽隔离结构以起到有源区之间的绝缘和隔离作用。如图1所示，现有形成双镶嵌结构的沟槽工艺如下：步骤S1，提供表面依次形成有氮碳化硅层、碳氧化硅层、正硅酸乙酯层、抗反射层、低温氧化层及光刻胶层的半导体衬底，其中半导体衬底的表面区域分别对应器件非密集区和器件密集区；步骤S2，对光刻胶层进行曝光显影工艺，定义出沟槽图形；步骤S3，将带有各膜层的半导体衬底置于刻蚀装置中；步骤S4，在压强为500毫托(1托＝133帕)时，向刻蚀装置中通入流量为380sccm(标准状态毫升/分)的CF₄，以光刻胶层为掩膜，沿沟槽图形刻蚀低温氧化层、抗反射层、正硅酸乙酯和碳氧化硅层，形成沟槽，其中刻蚀过程中加功率为1500W的高频波(高频波频率13.6MHz)，自偏压为150V，刻蚀时间为48s。

现有制作浅沟槽隔离结构的过程中，由于存储单元区是器件密集区，外围电路区是有源器件非密集区，器件非密集区的双镶嵌结构中沟槽的宽度大于器件密集区。并且通常在器件密集区的气体刻蚀速率快，而在器件非密集区气体刻蚀速率慢。因此会造成在器件非密集区对沟槽刻蚀完全的话，在器件密集区会造成过刻蚀，在后续向沟槽内填充导电物质后，可能在器件密集区产生漏电流，进而影响半导体器件的质量。

发明内容

本发明解决的问题是提供一种形成沟槽及双镶嵌结构的方法，防止半导体器件上产生缺陷。

为解决上述问题，本发明提供一种形成沟槽的方法，包括下列步骤：提供依次形成有氮碳化硅层、碳氧化硅层、正硅酸乙酯层、抗反射层低温氧化层及图案化光刻胶层的半导体衬底，所述半导体衬底分为器件密集区和器件非密集区；以图案化光刻胶层为掩膜，采用第一刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层；继续以案化光刻胶层为掩膜采用第二刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层，形成器件密集区和器件非密集区深度一致的沟槽。

本发明还提供一种双镶嵌结构的方法，其特征在于，包括下列步骤：提供依次形成有金属层、氮碳化硅层、碳氧化硅层、正硅酸乙酯层有半导体衬底，所述半导体衬底分为器件密集区和器件非密集区；刻蚀正硅酸乙酯、碳氧化硅层至露出氮碳化硅层，形成接触孔；在接触孔内以及正硅酸乙酯层上依次形成抗反射层和低温氧化层；采用第一刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层；采用第二刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层，形成器件密集区和器件非密集区深度一致的沟槽；刻蚀接触孔内的氮碳化硅层至露出金属层，形成双镶嵌结构。

与现有技术相比，本发明具有以下优点：采用第一刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层，刻蚀气体会使芯片的器件密集区(存储单元区)的刻蚀速率大于器件非密集区(周边电路区)，造成器件密集区的沟槽深度大于器件非密集区的沟槽深度。而采用第二刻蚀条件依次刻蚀低温氧化硅层、抗反射层、正硅酸乙酯层和碳氧化硅层，第二刻蚀条件的刻蚀气体对器件密集区(存储单元区)的刻蚀速率小于器件非密集区(周边电路区)，从而使器件密集区的沟槽深度与器件非密集区的沟槽深度达到一致，有效改善由于过刻蚀造成漏电流情况以及刻蚀不完全造成的器件失效情况，进而提高了半导体器件的质量。

附图说明

图1是本发明形成沟槽的具体实施工艺流程图；

图2至图4是本发明形成沟槽的实施例示意图；

图5是本发明形成双镶嵌结构的具体实施工艺流程图；

图6至图10是本发明形成双镶嵌结构的实施例示意图。

具体实施方式