[发明专利]一种晶圆蚀刻工艺中的显影方法

说明书

技术领域

本发明设计半导体制造领域，且特别涉及一种晶圆蚀刻工艺中的显影方法。

背景技术

集成电路制造技术随着摩尔定律而快速向着微小化方向发展，晶片尺寸因集成度提高而不断缩小以增加晶片单位面积的元件数量。生产线上使用的线宽(critical dimension，CD)已由次微米进入纳米领域，并且变得越来越重要，因此对于光刻工艺的要求也越来越高，所使用的曝光光源已由248nm逐步向193nm的波长发展，甚至更小的波长也在进一步研究之中。

现有光刻工艺中形成光阻图案的方法请参考专利号为01140031的中国专利中公开的技术方案。如图1A所示，首先提供晶圆100，在晶圆100上形成有半导体器件结构(未标出)；在带有半导体器件结构的晶圆100上形成待蚀刻层102，此待蚀刻层102例如金属层、多晶硅层、氮化硅层或氧化硅层；在待蚀刻层102上形成光阻层104。

继续参照图1A，以光罩106为罩幕对光阻层104进行曝光工艺108，以使光阻层104分为曝光区104a以及未曝光区104b，其中的曝光区104a经由光罩106的透光区106a被照射光线而分解，未曝光区104b则经由光罩106的不透光区106b的遮蔽而未受光线的照射，其中于曝光工艺108中所使用曝光光源例如是i线、氟化氢激光、氟化氨激光等。接着，请参照图1B，经由显影工艺将光阻层104中的曝光区104a移除，以使未曝光区104b留下，形成图案化光阻层。

继续参考图1B，在显影过程中，由于显影机台的显影参数(显影时间、温度或显影液成分)以及光罩的透射率大小可能会影响光阻显影不充分，从而在曝光区有残留光阻层104c。

现有光刻工艺中，通常会因为显影不充分而造成光阻残留，进而影响后续半导体器件的质量；为了评估显影机台的显影能力一一显影光阻的效果，一般要在形成的半导体器件后进行切片，制作成电子扫描电镜样品，观察光阻是否有残留，使成本增加且影响半导体器件的成品率。

在某晶圆显影工艺中，当光罩的透射率小于2％时，在显影后的检查中会发现光阻残渣，造成这种残渣出现的原因是当光罩的透射率很低，甚至小于2％时，由于未曝光区的光阻不溶解于水，晶圆表面的亲水性很低，导致曝光区的光阻因为表面张力效果而不能完全的溶解掉，从而会导致晶圆表面图形区的光阻残渣降低了显影效果。由于光阻残渣的存在，严重影响了产品的良率(约20％～45％)。

同时在半导体器件制造过程中，工艺非常复杂，会有多层结构，而层间界面会导致光反射，在193nm(氟化氩准分子镭射ArF Excimer Laser)波长时，对顶层的反射光的影响更为明显，将使得特征尺寸，即线宽(critical dimension，CD)的控制更加困难。因为在曝光时入射光到达光阻顶层后会反射，导致反射光和入射光发生干涉现象，在光阻中形成驻波，并造成光阻曝光强度的不均匀，甚至导致线宽控制发生误差。

发明内容

本发明提出一种晶圆蚀刻工艺中的显影方法，其能够消除显影后的光阻残渣，提高显影能力，从而大大提高产品良率。

为了达到上述目的，本发明提出一种晶圆蚀刻工艺中的显影方法，包括：

在带有半导体器件结构的晶圆上形成待蚀刻层；

在待蚀刻层上形成光阻层；

在光阻层上形成抗反射层；

对抗反射层和光阻层进行曝光显影处理。

可选的，所述抗反射层为透明的有机材料。

可选的，所述形成光阻层和形成抗反射层之后进行冷却机台处理。

可选的，所述冷却机台处理温度为20摄氏度～25摄氏度，时间为大于等于40秒。

可选的，所述形成抗反射层的步骤包括：

在光阻层上喷涂抗反射层；

对上述结构进行甩胶处理以得到均匀厚度的抗反射层。

可选的，所述喷涂抗反射层的剂量为4毫升～7毫升。

可选的，所述甩胶处理的转速为750转/分～3500转/分。

本发明提出的晶圆蚀刻工艺中的显影方法，在光阻层上增加了抗反射层，由于抗反射层既有较高的光透射率，能够增强光阻对光的吸收，同时抗反射层不溶解于水，但是其曝光后的部分在显影液中却有着更好的溶解性(相对于曝光的光阻)，从而提供晶圆表面曝光部分的亲水性，因此其能够消除显影后的光阻残渣，提高显影能力，从而大大提高产品良率。

此外在形成抗反射层时通过均匀喷涂和甩胶处理，可在光阻层上均匀地覆盖一层抗反射层，通过喷涂抗反射层的剂量控制抗反射层的层厚，将其反射率降低到1％以下，从而减少驻波，提供蚀刻均匀性。

附图说明