[发明专利]功率MOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种功率MOS晶体管的制造方 法。

背景技术

传统的MOS晶体管，其栅极、源极和漏极在同一水平面上(即水平沟道)， 此种结构在制造时非常方便，但因源极和漏极之间距离太近而无法满足大功率 晶体管的需求，为了满足大功率晶体管的需求，20世纪70年代末出现了具有垂 直沟槽的MOS晶体管即功率MOS晶体管，其不仅继承了水平沟道MOS晶体 管输入阻抗高、驱动电流小等优点，还具有耐压高、工作电流大、输出功率高、 开关速度快等优点。

如今功率MOS器件更多的应用到通讯设备及便携式电子设备上，对于功率 MOS器件可靠性能的要求也进一步提高。在工艺技术上，需要不断缩小原胞的 尺寸，提高原胞集成度。

在现有技术中，常用的深沟槽结构大功率MOS器件结构图，请参见图1， 其所示为现有技术中功率MOS晶体管的剖视图。

如图1所示，所述功率MOS晶体管的栅极沟槽为U型槽，功率MOS晶体 管包括：漏极区100，外延层110、栅极沟槽、栅氧化层120、栅极130、反型 衬底140、源极区150，其中外延层110、源极区150以及漏极区100掺杂类型 相同，反型衬底140与漏极区100掺杂类型相反。

请参见图2并结合图1详述其制造方法，主要制造工艺流程包括以下步骤：

S210对硅衬底进行重掺杂制成漏极区100；

S220制作与漏极区100掺杂类型相同且轻掺杂的外延层110；

S230在外延层110上通过光刻刻蚀出栅极沟槽；

S240在沟槽中形成栅氧化层120；

S250在沟槽中成长多晶硅，通过平坦化或回刻形成栅极130；

S260在外延层上制作与漏极区100掺杂类型相反的反型衬底140；

S270在反型衬底上制作与漏极区掺杂类型相同且重掺杂的源极区150。

由于应用了垂直MOS晶体管结构，它的MOS晶体管原胞尺寸相对平面结 构的MOS晶体管原胞尺寸大大减小。所以在相同的芯片面积内可集成更多的 MOS晶体管原胞，因而大大降低了功率损耗。

然而，由于这种深沟槽结构的MOS晶体管的深沟槽底部面积较大，在栅极 和漏极之间存在较大的寄生电容，这大大的降低了器件的频率特性。

发明内容

本发明旨在解决现有技术中，生产出的深沟槽结构的MOS晶体管的深沟槽 底部面积较大，在栅极和漏极之间存在较大的寄生电容，降低了器件的频率特 性的技术问题。

有鉴于此，本发明提供一种功率MOS晶体管的制造方法，包括以下步骤：

在硅衬底中形成漏极区及外延层；

在所述外延层中形成沟槽；

依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；

去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成 较厚的底氧化层；

在所述沟槽中生长栅氧化层；

在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。

进一步的，通过高密度等离子沉积形成所述第二氧化层。

进一步的，去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，具体包括 以下步骤：

在所述硅衬底顶表面及所述沟槽中涂覆光刻胶；

刻蚀去除所述硅衬底顶表面的所述光刻胶及第二氧化层；

去除所述沟槽中的所述光刻胶；

刻蚀去除所述硅衬底顶表面的所述第一氧化层。

利用本发明提供的功率MOS晶体管的制造方法制造出的深沟槽功率MOS 晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，由于栅极与 漏极之间的栅氧化层的厚度增大，使功率MOS晶体管的栅极和漏极之间的寄生 电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频 率特性，且该制造方法步骤简单，便于操作，适用于量产。

附图说明

图1所示为现有技术中功率MOS晶体管的剖视图；

图2所示为现有技术中功率MOS晶体管的制造方法流程图；

图3所示为本发明实施例提供的功率MOS晶体管的制造方法流程图；

图4A至图4H所示为发明实施例提供的方法制造的功率MOS晶体管的剖 视图。

具体实施方式