[发明专利]用于测量栅介质层的电学厚度的接触焊盘及其测量结构

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及一种用于测量栅介质层的电学厚度的接触焊盘及其测量结构。

背景技术

对于MOS器件，形成于半导体衬底之上的栅介质层的厚度相当关键，其可以决定MOS器件的阈值电压的准确性。因此，需要通过WAT(WaferAcceptance Test，晶圆允收测试)测量栅介质层的电学厚度Tox。现有技术中，测量栅介质层的电学厚度Tox的基本原理是：通过对栅介质层进行CV(电容-电压特性曲线)测试然后依据电容计算出等效的电学厚度值Tox。

为WAT测试栅介质层的CV，一般需要从衬底引出第一电极和从栅介质层的栅电极引出第二电极。图1所示为现有技术的栅介质层电学厚度的测量结构示意图。其中，110为半导体衬底，120为形成于半导体衬底之上的栅介质层，130为形成与栅介质层之上的栅电极，栅电极130和半导体衬底110之间形成MOS栅电容。用于测量栅介质层120的电学厚度的接触焊盘包括用于从半导体衬底引出电极的第二接触焊盘(Pad)150和用于从栅介质层的栅电极引出电极的第一接触焊盘140。第二接触焊盘150包括顶层焊盘金属层156、第一层焊盘金属层152、第二层焊盘金属层154。其中，金属栓塞151用于连接第一层焊盘金属层152与半导体衬底，111为高掺杂半导体衬底区域，这样能够使金属栓塞151与半导体衬底区域111之间形成欧姆接触；金属栓塞153用于连接第一层焊盘金属层152与第二层焊盘金属层154；金属栓塞155用于连接第二层焊盘金属层154与顶层焊盘金属层156。因此，第二接触焊盘150与半导体衬底之间几乎不会产生寄生电容。对于第一接触焊盘140，其同样包括顶层焊盘金属层146、底层焊盘金属层142、第二层焊盘金属层144(也称层间焊盘金属层)。底层焊盘金属层142和栅电极130之间为ILD(Inter Layer Dielectrics，层间电介质)层，金属栓塞141用于连接底层焊盘金属层142和栅电极130；底层焊盘金属层142与第二层焊盘金属层144之间为IMD(Interconnect Metal Dielectric，金属层间介质)层，金属栓塞143用于连接底层焊盘金属层142与第二层焊盘金属层144；第二层焊盘金属层144与顶层焊盘金属层146之间为IMD层，金属栓塞145用于连接第二层焊盘金属层144与顶层焊盘金属层146。其中顶层焊盘金属层146与第二层焊盘金属层144的图案对应相同。由于第一接触焊盘140与半导体衬底110之间是通过栅介质层120隔离的，底层焊盘金属层142与半导体衬底110之间的间隔距离为D1，第一接触焊盘的底层焊盘金属层142必然会与半导体衬底110之间形成一个等效的寄生电容C1。栅电极130与半导体衬底110之间形成的电容为CV测试的目标测试电容C。在测量栅介质层电学厚度的CV测试过程中，寄生电容C1与目标测试电容C并联，从而利用图1所示结构测量栅介质层电学厚度时，其接触焊盘的寄生电容易导致栅介质层电学厚度的测量值不准确。

发明内容

本发明要解决的技术问题是，为减少接触焊盘结构的寄生电容对栅介质层电学厚度的测量的影响、提高栅介质层电学厚度的测量准确性，提供一种寄生电容相对较小的用于测量栅介质层电学厚度的接触焊盘。

为解决以上技术问题，本发明提供的用于测量栅介质层的电学厚度的接触焊盘包括顶层焊盘金属层和底层焊盘金属层，底层焊盘金属层通过第一金属栓塞与栅电极连接；所述底层焊盘金属层的面积等于或者小于所述栅电极的面积；顶层焊盘金属层和底层焊盘金属层之间通过互连金属层和第二金属栓塞连接，所述互连金属层的面积小于顶层焊盘金属层的面积。

根据本发明提供的接触焊盘，其中，所述半导体衬底为P型衬底。所述互连金属层的面积是第二金属栓塞在平行于半导体衬底表面方向的截面积的两到三倍。所述第一接触焊盘还包括底层焊盘金属层与半导体衬底之间的层间电介质层。所述第一接触焊盘还包括底层焊盘金属层与顶层焊盘金属层之间的金属层间介质层。所述栅电极为多晶硅栅电极或者金属栅电极。所述互连金属层为两层或两层以上，每层互连金属层的面积相等。所述第一金属栓塞为钨栓塞。

本发明进一步提高一种包括以上所述接触焊盘的测量结构，用于测量栅介质层的电学厚度，包括：

半导体衬底，

形成于半导体衬底之上的栅介质层，

形成与栅介质层之上的栅电极，

用于从半导体衬底引出电极的第二接触焊盘，

以及第一接触焊盘；