[发明专利]一种差分时域比较器电路

说明书

技术领域

本发明涉及一种低功耗的差分时域比较器电路，属于逐次逼近模数转换器技术领域。

背景技术

模数转换器是混合信号系统中的重要组成部分，有多种结构类型。逐次逼近模数转换器由于具有低的功耗和小的芯片面积，在许多对模数转换器速度要求不高的领域中得到广泛应用，例如，微控制器的接口电路、便携式设备以及植入式生物传感器等等。

逐次逼近模数转换器由一个数模转换器、一个比较器和一些数字逻辑电路组成。其功耗主要由数模转换器的功耗和比较器的功耗来决定。降低比较器的功耗可以大大降低逐次逼近模数转换器的功耗。

比较器的实现方式有很多种，有静态比较器和动态比较器。静态比较器通常会有较大的静态电流，因而在低功耗的逐次逼近模数转换器中不被使用。在模数转换器的精度要求不高时，通常采用动态比较器来实现低功耗设计，这是因为动态比较器没有静态电流。在模数转换器的精度要求高时，为了实现高分辨率的比较器，通常采用静态比较器和动态比较器相结合的结构。但这种结构从低功耗设计的角度上来说，并不是最优的。采用两个单端输入的电压时间转换器实现的时域比较器具用极低功耗的优点，它们的输入分别是模拟输入信号和参考电压信号。但是由于该时域比较器是单端输入的，使得使用它的模数转换器只能采用单端结构，导致偶次谐波得不到抑制，成为影响模数转换器性能的主要因素。另一方面，单端输入结构具有较差的抗干扰能力。

发明内容

本发明的主要目的在于提供一种差分时域比较器电路，当它用于逐次逼近模数转换器时，可以降低电路的功耗，提高模数转换器的性能。

为了达到上述目的，本发明的技术方案是：一种差分时域比较器电路(如图1所示)，由差分电压时间转换电路(1)、鉴相电路(2)和输出产生电路(3)组成。其中：

所述差分电压时间转换电路(1)的Vinp输入端、Vinn输入端和Clk信号端分别与外部的模拟输入信号Vinp、Vinn和输入时钟信号Clk相连；其D_p输出端、D_n输出端和控制信号ctrl2输入端分别与所述鉴相电路(2)的D_p输入端、D_n输入端和控制信号ctrl2输出端相连；其Clkn信号输出端与所述输出产生电路(3)的Clkn信号输入端相连。

所述鉴相电路(2)的Clk信号端与输入时钟信号Clk相连；其O₁、O₂和O₃三个输出端分别与所述输出产生电路(3)的O₁、O₂和O₃三个输入端相连。

所述输出产生电路(3)的Comp_out输出端输出一个比较结果信号。

差分电压时间转换电路为一个左右对称的差分电路(如图2所示)，由11个MOS管、5个反相器、一个与门、2个电容器和一个电阻器构成；用于对输入信号Clk，差分模拟输入信号Vinp和Vinn进行处理，产生三个输出信号，分别从D_p端，D_n端和Clkn端输出；其中：

时钟信号Clk通过反相器I₅与Clkn信号输出端相连；时钟信号Clk和控制信号ctrl2通过与门I₆相与，产生控制信号ctrl1。

所述Vinp输入端与NMOS管M₁的栅极相连；NMOS管M₂的栅极与ctrl1信号相连，其源极与NMOS管M₁的漏极相连，其漏极和PMOS管M₃的漏极、PMOS管M₄的栅极共点并通过电容器C₁与地GND相连；PMOS管M₃的栅极与所述Clk信号端相连，其源极和PMOS管M₄的源极共点并与电源电压VDD相连；PMOS管M₄的漏极和NMOS管M₅的漏极共点并通过反相器I₁和反相器I₂与所述D_p输出端相连；NMOS管M₅的源极与地GND相连，其栅极与Clkn信号端相连。