[发明专利]一种印制电路板中隐埋电阻的加工方法

说明书

技术领域

本发明涉及一种印刷电路板中隐埋电阻的加工方法，该加工方法能提高隐埋电阻阻 值精度。本发明适用于印刷电路板(PCB)的隐埋电阻工艺。

背景技术

随着电子产品向短小轻薄以及多功能模块化集成方向发展，作为安装元器件的母板 -PCB板也要求线路更精细、更密集，同时也要求能给主动芯片预留更多的贴装空间，因 此隐埋无源器件，如隐埋电容、电阻和电感技术逐渐成为PCB发展的一种必然趋势。隐埋 无源器件技术不仅可以减少贴装费用，而且相同设计条件下可缩小板面尺寸。由于无源 器件被埋入PCB中，因此信号传输距离也得以缩短，这可以降低电磁干扰，提高信号完 整性；与此同时器件焊点数减少也可大大提高产品可靠性。

隐埋电阻技术是隐埋无源器件工艺中的一种，即指安装电阻被全部或部分埋入PCB 板内，这给主动芯片预留了更多的贴装空间。采用隐埋电阻技术后，电阻的可靠性与制造 成本是考虑的主要因素，除此之外，电阻的精度也需要特别关注。一般贴片式的电阻精度 可以达到1％，而当电阻起到限流和上拉的作用时，其阻值偏差要求小于10％，因此埋入的 电阻偏差最好要小于该数值。

对隐埋电阻的设计主要有2种，一种是直线型电阻(参见图1)，另一种是蛇形电阻。 对于10KΩ以上的电阻，其长宽比较大，为不影响其它线路的排布，通常将此类电阻设计 成蛇形。其中蛇形电阻又有普通蛇形电阻(参见图2)和改良型蛇形电阻(参见图3)，由 于普通蛇形电阻的线路拐角存在“拐角效应”，会造成电阻的理论计算比较复杂，所以通 常将普通的蛇形电阻设计改变成多条精细小电阻的串联，此种方式也称为改良型蛇形电阻 设计。

目前实现隐埋电阻的技术大致有两种：厚膜技术和薄膜技术。所谓厚膜技术就是使用 电阻浆料在印刷电路板上形成电阻图形，其制作方法如下：

1、丝网印刷：将特殊配比的电阻浆料用网印的方式印在需要安置电阻的板面上；

2、烘干；

3、曝光、显影、蚀刻，形成电阻图形；

4、印刷绝缘层或电阻层；

5、重复1、2、3、4步骤直到得到要求的电阻厚度。

厚膜技术的优点是与PCB工厂现有设备兼容，制作简单快速，而且由于所选用的材料 一般电阻率较大，因此适合制作阻值较大的电阻；缺点是由于电阻的大小完全受制于电阻 的三维尺寸，加上丝网技术本身控制尺寸的精度不高，因此该厚膜技术形成的电阻阻值精 度偏差一般小于20％左右。

所谓薄膜技术就是使用一种电阻层1与铜箔3组成的特殊电阻铜箔10(参见图4)来 代替普通铜箔进行层压形成印刷电路板。其电阻层一般为镍磷、镍镉和镍镉铝硅等合金层。 其隐埋电阻的制作方法如下(以制作1层隐埋电阻层为例)：

1、层压：将电阻铜箔10与普通介质材料构成的介质层4如FR4层压，形成内层具有 电阻层的印刷电路板(参见图5)

2、第一次蚀刻：采用普通蚀刻方法将铜箔3与电阻层1一起蚀刻掉，形成电阻线路 图形，但电阻层1上仍然覆盖着铜层。(参见图6)

3、第二次蚀刻：采用选择性蚀刻将电阻铜箔10上的铜箔3层蚀刻掉，露出电阻图形 (参见图7)

在上述技术中，电阻的尺寸由以下公式(I)来计算：

R＝(b/a)×R_s                        (I)

其中；R_s＝ρ/H

以上计算公式中，ρ为材料电阻率，b为裸露的电阻层在两电极间的理论间隔尺寸， a为裸露的电阻层在垂直于b方向的理论尺寸，H为材料厚度，R_s一般称为材料方阻。采 用蚀刻制作薄膜电阻的优点是工艺简单，只要利用PCB常规生产设备即可进行生产，无需 其他投入。阻值精度较厚膜法比，有一定的提高。

为了进一步确保阻值的精度，常规的薄膜方法有蚀刻补偿法和激光修正法(Laser Trimming)。蚀刻补偿法是通过研究蚀刻液对电阻的侧蚀规律，得到电阻的补偿值。其根 本原因是在蚀刻加工过程中，实际的材料方阻R_s，以及a与b的加工尺寸会和理论尺寸有 一定的偏差，因此需要对设计值进行必要的修正。利用蚀刻补偿法，其精度偏差能达到小 于15％。