[发明专利]用于容错控制的自校验方法

权利要求书

1.一种用于容错控制的自校验方法，其特征在于：其包括如下步骤：

第一步，将系统的数据输入信号隔成三路分别进入第一模块、第二模块、第三模块；

第二步，输入信号通过第一步中的第一模块、第二模块、第三模块后，分别将数据输入到第一表决器、第二表决器、第三表决器中进行按字表决；

第三步，信号通过三个表决器进行按字表决后，输出信号通过一个逻辑门对其进行判断；

第四步，对第三步的逻辑门的输出信号进行判别，如果判断出信号为0，则转入表决决策逻辑；如果判断出信号为1，则转入自动转换单元；

第五步，接受第四步中转入表决决策逻辑的信号，启动表决决策逻辑，表决决策逻辑启动则表明三模块至少有二个以上的输出完全一致；

第六步，接受第四步中转入自动转换单元的故障信号，当自动转换单元接受到这个故障信号，则表明三个模块的输出字两两不一致；故障信号为转换单元的启动信号，由它给转换单元一个脉冲信号，使转换单元将表决器切换至自校验环节，对其进行校验后，再进行表决输出。

2.根据权利要求1所述的用于容错控制的自校验方法，其特征在于：三个模块处于各自独立的位置，每个模块具有独立的通讯通道，互不干扰。

3.根据权利要求1所述的用于容错控制的自校验方法，其特征在于：按字表决的方法，用Zⁱ表示第i个模块的输出，用表示第i个模块输出的第j位，由异或门和与门组成的逻辑进行判断，当且仅当模块i和j的输出位全部相同时，按字表决的匹配逻辑才会输出1，否则输出0。

4.根据权利要求1所述的用于容错控制的自校验方法，其特征在于：三个表决器的输出全为1，则表示第一模块、第二模块、第三模块的输出位完全一致，逻辑门输出0；三个表决器输出逻辑分别为1，0，0，则表示三个模块有一个通道与其他二个通道不一致，此时逻辑门输出0，同样不产生故障信号；三个表决器的输出全为0，则表示三模块的输出两两不一致，产生一个故障信号1。

5.根据权利要求1所述的用于容错控制的自校验方法，其特征在于：表决决策逻辑由与门和或门组成，其接受第二步表决器的输出，第一表决器输出为1，则表明第一模块和第二模块的输出一致，表决决策逻辑将第一模块或者第二模块的输出作为系统总输出；第一表决器的输出为0，则表明第一模块和第二模块的输出不一致，则将第三模块的输出作为总的输出，其中第一表决器对第一模块和第二模块进行按字比较；第二表决器对第二模块和第三模块进行按字比较；第三表决器对第一模块和第三模块进行按字比较。