[发明专利]电路图形尺寸调整方法及系统

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及电路图形尺寸调整方法及系统。

背景技术

在根据集成电路图形制造掩膜时，常在电路图形中添加散射条(SB，Scattering Bar)，以改善光刻工艺窗口。但由于SB的尺寸通常显著小于主图形尺寸，在制造出的掩膜中，其图形制作的准确性控制困难，即准确性较低，该准确性较低的问题通常表现为SB尺寸制作差异、SB偏移或SB无法成形等现象。

参照图1及图2，分别为SB在制作前预定位置及制作后实际位置的示意图，在制作前SB 10预计处于位置A，但制作后，SB 10却偏移至位置A’。

参照图3及图4，分别为SB制作前后图形对比的示意图，在制作前，根据图形，在位置B将制作出SB 30，但实际制作后发现SB 30由于尺寸太小而无法成形。

发明内容

本发明提供了电路图形尺寸调整方法及系统，以避免调整前的图形尺寸降低图形制作准确性的问题，提高图形制作的准确性。

本发明提出了电路图形尺寸调整方法，包括步骤：根据电路图形的图形尺寸与尺寸偏差量的对应关系及图形尺寸，获得图形的尺寸偏差量；根据获得的尺寸偏差量，调整图形尺寸。

本发明还提出了一种电路图形尺寸调整系统，包括：偏差量获得单元，用于根据电路图形的图形尺寸与尺寸偏差量的对应关系及图形尺寸，获得图形的尺寸偏差量；调整单元，用于根据偏差量获得单元获得的尺寸偏差量，调整图形尺寸。

本发明通过根据图形尺寸与尺寸偏差量的对应关系及图形尺寸，来获得图形的尺寸偏差量对电路图形尺寸进行调整，能够避免调整前图形尺寸降低图形制作准确性的问题，提高了图形制作的准确性；此外，本发明提出的方案中尺寸偏差量是基于所述对应关系获得，其调整的准确性和效率均较高，能够大幅度提高图形制作的准确性；另一方面本发明提出的方案能够基于软件程序自动实现而系统化应用，提高了方案实施的有效性及广泛性。

附图说明

图1为SB在制作前预定位置示意图；

图2为SB在制作后实际位置的示意图；

图3为SB制作前的位置示意图；

图4为SB无法成形的示意图；

图5为本发明实施例中图形尺寸调整方法流程图；

图6为本发明实施例提供的电路图形尺寸调整系统的结构示意图。

具体实施方式

针对背景技术提及的问题，本发明实施例提出如果在对图形尺寸进行调整时，能够根据尺寸和尺寸偏差量之间的对应关系，由图形尺寸定量计算出尺寸偏差量，对图形尺寸进行调整，则能够避免调整前图形尺寸降低图形制作准确性的问题，提高图形制作的准确性。基于上述设计思路，本发明实施例提出下述图形尺寸调整方法。

图5为本发明实施例中图形尺寸调整方法流程图，结合该图，该方法包括步骤：

步骤1，根据电路图形的图形尺寸与尺寸偏差量的对应关系及图形尺寸，获得图形的尺寸偏差量；

步骤2，根据获得的尺寸偏差量，调整图形尺寸。

其中所述对应关系可以是预先确定的，如果预先没有确定对应关系，则上述方案还需要包括获得所述对应关系的步骤。

获得图形尺寸和尺寸偏差量的对应关系的方法有多种，本发明实施例给出一种获得所述对应关系的思路是：先制作出一批图形，然后比较实际制作的尺寸与预先设计的尺寸，将两者的差额作为尺寸偏差量，即可模拟出预先设计的尺寸与尺寸偏差量的对应关系，以便在制作图形时，根据尺寸偏差量将设计尺寸进行调整，则根据调整后的图形尺寸制作出来的图形的实际尺寸将更加符合设计尺寸。根据该思路，本发明实施例给出一种获得所述对应关系的过程为：

步骤a1，分别制作不同图形尺寸的电路图形，此处图形尺寸是指制作前设计的图形的尺寸；

步骤a2，测量制作出来的各个电路图形的实际尺寸；

步骤a3，获得各个电路图形的实际尺寸与其对应的设计的图形尺寸的差额，作为尺寸偏差量；

步骤a4，根据各个图形尺寸与其对应的尺寸偏差量，模拟出图形尺寸与尺寸偏差量的对应关系。

在步骤a4中，获得了各个图形尺寸及其对应的尺寸偏差量后，可以采用多种数据处理方案来模拟出图形尺寸和尺寸偏差量的对应关系，本发明实施例给出的一种方式为：选定包含未定参数的对应关系，所述未定参数是指用于表征所述对应关系的关系式中未确定的参数；根据各个图形尺寸及其对应的尺寸偏差量以及该对应关系，计算出未定参数，以模拟出所述对应关系。选择的包含未定参数的对应关系可以有多种，只需能够较佳的与数据相符即可。后续实施例中将给出部分具体的对应关系。