[发明专利]高压ESD保护电路

说明书

[技术领域]

本发明涉及集成电路设计，具体地说，与集成电路中采用触发式放电的高压ESD保护电路有关。

[背景技术]

集成电路的静电释放(简称ESD)保护电路有很多种类，其中一类是ESD触发式放电保护电路，即一个ESD检测电路检测到ESD冲击时，该电路释放出一个信号来打开放电管，放电管释放ESD电流。

图1是一种常用的ESD保护电路，图中NMOS1为放电管，R1为下拉电阻，R2为ESD检测电阻，Cgd(NMOS1的栅漏极间)和Cgs(NMOS1的栅源极间)为寄生电容，Ca为ESD检测电容，在低压工艺中，此电容可省去。

当ESD电流通过I/O电源端口冲击集成电路时，节点1(即NMOS1的漏极连线)的电压会迅速升高，节点2(即NMOS1的栅极连线)的电压将由Cgd与Cgs的比值和R1电阻值决定。在低压工艺中，Cgd值和Cgs值相差不大，节点2的电压达到一个较高电压把NMOS1打开，电流通过NMOS1流到地，下拉电阻R1把节点2的电压逐渐拉下来，于是NMOS1关闭；而在高压工艺中，NMOS1采用高压放电管，Cgd值比Cgs值小很多，当ESD电流冲击时，节点2的电压难以达到较高的电压值，导致NMOS1导通不充分，不能把ESD电流充分放掉，需要添加检测电容Ca来提高节点2电压，从而加强NMOS1的导通能力。

图2为另一种常用的ESD保护电路，NMOS1为ESD放电管，R1为下拉电阻，Ca是个ESD检测电容，R2为ESD检测电阻，INV1和INV2为反相器。当ESD电流通过I/O电源端口冲击集成电路时，节点1(即NMOS1的漏极连线)的电压会迅速升高，根据电容不可突变原理，节点2(即INV1反相器输入连线)的电压迅速升高，通过INV1和INV2反向，节点3(即INV2反相器输出连线)的电压也迅速升高，这样NMOS1被打开，电流通过NMOS1流到地。下拉电阻R1把节点2的电压逐渐拉下来，当节点2的电压低于一定电压时，反相器INV1和INV2的电压反转，NMOS1关闭。

在这两种电路中，检测电容Ca的容值和击穿电压应达到一定的值，如果击穿电压太低，在集成电路正常工作或者ESD轰击时，电容可能会被击穿；如果容值太小，NMOS1就不会打开。但是要满足高压工艺而制备高击穿电压、高电容密度的电容比较困难，因此在输入电压较高(电压超过7V)的情况下，这两种ESD保护电路都不能使用。

[发明内容]

本发明对现有ESD保护电路进行改进，提出一种高压ESD保护电路，能克服现在ESD保护电路存在的不足，应用于高压工艺中。

本发明的技术方案是：一种高压ESD保护电路，包括电源端口、NMOS放电管、ESD检测电阻和下拉电阻，NMOS放电管的漏极连接电源端口、ESD检测电阻，其特征在于：一个NMOS上拉管的漏极和源极分别连接NMOS放电管的漏极和栅极，所述NMOS上拉管的栅极连接所述下拉电阻后接地。

与已有的ESD保护电路相比，本发明引入NMOS管作为上拉管替代检测电容Ca，利用NMOS上拉管本身的寄生电容Cgd和Cgs导通NMOS放电管，实现ESD保护的目的。

[附图说明]

图1已有的ESD保护电路结构。

图2另一种已有的ESD保护电路结构。

图3本发明实施例一的电路结构。

图4本发明实施例二的电路结构。

[具体实施方式]

下面结合本发明的实施例及其附图作进一步说明。

参阅图3、图4所示的两种高压ESD保护电路，包括电源端口3、NMOS放电管1、ESD检测电阻R3和下拉电阻R1，NMOS放电管1的漏极连接电源端口3、ESD检测电阻R3，一个NMOS上拉管2的漏极和源极分别连接NMOS放电管1的漏极和栅极，NMOS上拉管2的栅极连接所述下拉电阻R1后接地。

电源端口3、NMOS放电管1的漏极、ESD检测电阻R3、NMOS上拉管2的漏极的连线构成第一节点10，NMOS上拉管2的栅极至其连接的下拉电阻R1的连线构成第二节点20，NMOS上拉管2的源极和NMOS放电管1的栅极的连线构成第三节点30。NMOS放电管1的栅极连接一个电压钳制电路4后接地，电压钳制电路4的作用是限制第三节点30的电压，使之工作在安全范围内。NMOS放电管1的栅极还连接一个下拉电路5后接地。下拉电路5可以采用电压反相电路，如图3所示实施例一；也可以采用下拉电阻R2，如图4所示实施例二。本发明的电压钳制电路4、下拉电路5为本领域普通技术人员都能掌握的电路，不再赘述。

当ESD电流通过I/O电源端口3冲击集成电路内部时，第一节点10电压迅速升高，由于上拉管2存在寄生电容Cgd和Cgs，第二节点20电压也跟着上升到某一电压值使上拉管2导通，于是第三节点30电压上升，第二节点20电压会随着第三节点30的电压上升而上升，第二节点20和第三节点30电压差将维持在某一电压值上。上拉管2的导通使第三节点30的电压迅速达到一个较高的电压值，从而使放电管1充分导通，完成ESD放电过程，第一节点10的电压会逐步下降，最终释放完毕。接着下拉电阻R1会把第二节点20的电压逐渐拉到地，上拉管2被关断；下拉电路5把第三节点30的电压逐渐拉到地，放电管1被关断。因为本发明中第二节点20和第三节点30的压差很小，能够利用上拉管2的寄生电容cgs打开上拉管2，进而打开放电管1，不需要额外的电容。