[发明专利]一种肖特基二极管及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及芯片中的二极管器件，尤其涉及一种肖特基二极管及其制备方法。

背景技术

肖特基二极管是利用金属和半导体之间接触势垒进行工作的一种多数载流子器件，其电流主要取决于多数载流子的流动，在制备过程中，形成肖特基结的区域需是轻掺杂的阱区，其掺杂浓度通常低于1E16。

图1所示为普通肖特基二极管结构示意图。当肖特基结直接形成于离子注入形成的掺杂阱区上时，由于阱区102掺杂浓度过高，在半导体衬底101上形成金属103-半导体102的欧姆接触，半导体衬底通过阱区104引出电极，器件将起到阻抗作用，对二极管性能有较为严重的影响。

随着半导体技术向着深亚微米尺度的进一步发展，器件特征尺寸越来越小，小尺寸的轻掺杂阱区越来越难以实现。由于离子注入实现的轻掺杂区域厚度通常较大，且轻掺杂区的电阻率较高，使得所制备的肖特基二极管正向电阻和正向电压均较高，为了提高肖特基二极管的性能，在美国专利US005148241以及中国专利CN101315952A中都先后提供了肖特基二极管的结构示例，但是，将肖特基二极管集成在半导体衬底上并排除各种寄生效应、保证良好的性能(高击穿电压、低正向电压和低正向电阻)还是非常困难的。

因此，从技术角度出发来改善衬底结构，引入与半导体衬底上表面隔开一定距离的深阱区来将肖特基二极管与半导体衬底隔开，从而降低寄生效应对器件性能的影响，并控制形成肖特基结的半导体掺杂阱区厚度及掺杂浓度，以改善肖特基二极管性能，实现具有高击穿电压和低正向电阻及正向电压的肖特基二极管对于进一步改善半导体器件性能具有重要意义。

发明内容

本发明的目的在于解决肖特基二极管与半导体衬底间产生的寄生电容、寄生电阻等寄生效应以及肖特基二极管正向电阻和正向电压较高的问题，并实现了用于形成肖特基结的小尺寸轻掺杂阱区，进一步提高肖特基二极管输出特性。

为解决以上技术问题，本发明提供了一种基于深阱区隔离衬底的、采用半导体轻掺杂阱区与金属接触形成肖特基结的肖特基二极管及其制备方法。

本发明提供的肖特基二极管，其结构包括：第一导电类型的半导体衬底；形成于半导体衬底上表层的第二导电类型第一掺杂区；形成于所述半导体衬底表面、并覆盖至少一部分第一掺杂区的、用于形成肖特基结的金属电极；以及用于引出半导体衬底电极的第二导电类型第二掺杂区和用于将肖特基结与半导体衬底隔离的、相邻形成于第一掺杂区大致正下方的第二导电类型第三掺杂区。

其中，第一掺杂区的厚度范围为0.1μm-0.5μm，掺杂浓度范围为1E15-1E17，第二掺杂区的掺杂浓度范围为1E18-1E20，第三掺杂区的掺杂浓度范围为1E17-1E19，且第三掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，并小于第二掺杂区的掺杂浓度。

根据本发明提供的肖特基二极管，第二导电类型第三掺杂区为深阱区，在掺杂过程中，离子注入能量较高，为500KeV-2MeV，因此，第三掺杂区位于半导体衬底中，与半导体衬底上表面隔开距离小于1μm，将肖特基结与第一导电类型的衬底隔开，有效降低了寄生电容、寄生电阻等各种寄生效应对器件性能的影响。在离子注入掺杂过程中，杂质扩散在第三掺杂区大致正上方自对准的形成第二导电类型第一掺杂区，第一掺杂区为轻掺杂阱区，且越靠近第一导电类型的半导体衬底表面掺杂浓度越低，其厚度与第三掺杂区和半导体衬底上表面隔开的距离一致，与位于其上的肖特基金属电极形成金属-半导体接触。需要指出的是，第一掺杂区与第三掺杂区的形成是同步的，在离子注入形成第三掺杂区的同时，第二导电类型的杂质向衬底表面的方向扩散并将第一导电类型的衬底反型形成轻掺杂的第二导电类型第一掺杂区，二者在垂直于半导体衬底上表面的方向上大致准直。

作为较佳技术方案，第一导电类型为P型，第二导电类型为N型。

作为又一实施例，第一导电类型为N型，第二导电类型为P型。

本发明提供的肖特基二极管的技术效果是，引入了位于半导体衬底中的深阱区将肖特基二极管与半导体衬底隔开，大大降低了寄生电容、寄生电阻等寄生效应对器件性能的影响，而小尺寸轻掺杂阱区的实现，有效防止了金属-半导体间欧姆接触的形成。肖特基二极管工作时，由于形成肖特基结的第一掺杂区掺杂浓度较低，电阻率相对较高，但其厚度很小，整体而言该区域具有较小的阻抗，而与之相邻的第二掺杂区和第三掺杂区均具有较高的掺杂浓度，即第二掺杂区和第三掺杂区的电阻率较低，因此，当通过肖特基金属电极和第二掺杂区连接外部电极导通工作时，肖特基二极管具有较低的正向电阻和正向电压。