[发明专利]一种集成电路可靠性分析方法和装置

权利要求书

1.一种集成电路可靠性分析方法，考虑工艺参数扰动和反向偏置温度不稳定性NBTI效应影响，其步骤如下：

步骤1：读取集成电路网表；同时考虑工艺参数扰动和NBTI作用，建立单元电路延时老化随机分析基准模型；

步骤2：读取需要分析统计时延分布的时间点；读取电路工作时经历的各个工作环境数据以及在各个工作环境的工作时间长度；所述工作环境数据包括工作温度及占空比；

步骤3：根据电路网表建立用于电路时序分析的电路图，对电路图进行一次快速裁剪，删除不关键的路径；

步骤4：针对电路工作指定时间所经历的各个输入端信号占空比情况，对电路进行逻辑仿真，得到在各个输入端信号占空比情况下电路中每一个单元电路输入端的信号占空比数据；

步骤5：对于每一个单元电路，将单元电路工作时经历的多个工作环境的老化时间等效为在单一工作环境下的等效老化时间；所述多个工作环境包括工作温度和输入端信号占空比；

步骤6：对于每一个单元电路，根据等效老化时间所对应的单一工作环境下的工作温度和信号占空比，使用缩放函数对单元电路的老化基准模型进行缩放，得到器件在等效的单一工作环境下，工作等效老化时间后的统计延时模型，并表示成工艺参数的随机正交多项式展开形式；

步骤7：使用统计静态时序分析方法对整个电路进行分析得到电路在所关心的时间点上的统计延时分布。

2.如权利要求1所述集成电路可靠性分析方法，其特征在于：步骤1所述单元电路延时老化随机分析基准模型的建模方法，步骤如下：

步骤101：读取单元电路的电路特性数据以及工艺参数统计特性；

步骤102：读取并设定单元电路的基准温度和输入信号占空比；

步骤103：根据工艺参数的统计特性采用稀疏网格法建立采样点；

步骤104：在每一个采样点上得到器件由NBTI引起的阈值电压偏移，通过电路模拟程序得到单元电路延时随时间偏移量；

分步骤1：得到在采样点上MOS器件的工艺参数以及NBTI引起的阈值电压偏移量；

分步骤2：得到在采样点上的单元电路的延时老化数据，即延时随时间的偏移量。

步骤105：利用采样点上的单元电路的延时老化数据，拟合得出在基准环境下单元电路延时随工艺参数扰动和时间变化的系数，获得同时考虑工艺参数扰动和NBTI效应的单元电路延时老化随机分析基准模型；所述基准环境包括温度和占空比。

3.如权利要求1或2所述集成电路可靠性分析方法，其特征在于：所述步骤可采用C、C++或FORTRAN等编程语言编译得到工艺参数扰动下集成电路可靠性分析程序。

4.一种采用权利要求1至3所述集成电路可靠性分析方法工作的分析装置(312)，包括输入单元(302)、输出单元(303)、程序存储单元(305)、外部总线(310)、内存(306)、存储管理单元(307)、输入输出桥接单元(308)、系统总线(311)和处理器(309)，其特征在于：

所述输入单元(302)、输出单元(303)和程序存储单元(305)直接连接到所述外部总线(310)；外部总线(310)通过输入输出桥接单元(308)与所述系统总线(311)相连；所述内存(306)通过存储管理单元(307)连接到系统总线(311)；所述处理器(309)直接连接到系统总线(311)；在程序存储单元(305)中存储所述的工艺参数扰动下集成电路可靠性分析程序(304)；

所述分析装置(312)通过输入单元(302)输入待分析电路特征数据、单元电路老化基准模型、工作时间以及电路工作环境参数(301)至内存(306)；同时，可靠性分析程序(304)也被载入内存(306)；处理器(309)执行可靠性分析程序(304)对电路进行分析，分析结果经过输出单元(303)以图形或文本的形式提供给用户。