[发明专利]检测半导体器件的大马士革结构的方法

说明书

技术领域

本发明涉及半导体器件的制程技术，特别涉及一种检测半导体器件的大马士革结构的方法。

背景技术

在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。

由于铜比较难以刻蚀，为了在每层金属互连层形成铜互连金属线，采用的方法为大马士革方法以避免铜的刻蚀。大马士革方法的过程为：在绝缘层刻蚀连接孔和沟槽后，然后沉积铜到刻蚀好的连接孔和沟槽内，应用化学机械平坦化(CMP)工艺去掉额外沉积的铜。

具体地说，就是在金属互连层100上沉积绝缘层101，再沉积氮化硅层102，光刻氮化硅层102形成连接孔位置；沉积绝缘层103后，光刻绝缘层103形成沟槽位置；以绝缘层103和氮化硅层102为掩膜，继续刻蚀绝缘层101，形成连接孔和沟槽；在形成的连接孔和沟槽中依次沉积钽和氮化钽后，再沉积铜种子层，形成了大马士革结构。

图1为半导体器件的大马士革结构示意图，包括：金属互连层100、绝缘层101、氮化硅层102、绝缘层103、钽层104、氮化钽层105以及铜种子层106。从图中可以看出，图1所示的大马士革结构中具有两个通孔107以及两个沟槽108，在这个大马士革结构上沉积铜，就形成了金属互连层。

在制造完大马士革结构后，需要对所制造的大马士革结构的铜种子层106的厚度以及刻蚀形貌进行检测，以确定是否为设计的大马士革结构。采用的检测方法一般采用两种：第一种方式，对大马士革结构进行手工磨样加离子减薄的方式；第二种方式，聚焦离子束(FIB)方式。

随着半导体器件的发展，为了减少半导体器件的RC效应，低介电常数(Low-K)材料，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料，被用来作为绝缘层，这加大了检测所形成的大马士革结构的铜种子层106以及刻蚀形貌的难度。

第一种方式，对大马士革结构进行手工磨样加离子减薄的方式，由于这种方式需要进行手工磨样，所以不适用于样品面积小的大马士革结构，一般适用于样品大于等于20纳米乘以20纳米的结构。具体方法为：

对大马士革结构样品进行手工磨样，得到大马士革结构的样片，对该样片采用能量低于5电子伏特的离子减薄后，得到样品，将样品在透射电子显微镜(TEM)下进行观测，得到的照片如图2所示，图2为现有技术适用手工磨样加离子减薄的方式获得的TEM照片，从照片可以看出，大马士革结构样品没有变形，可以完全反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。

因此，采用这种方法对大马士革结构检测，对样品材质的影响小，低于5电子伏特能量的离子减薄过程不会导致样品中具有低介电常数材料的绝缘层产生变形，从而样片完全反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。但是这种方法也存在缺点：由于需要手工磨样，所以检测的大马士革结构面积受限，小于20纳米乘以20纳米的大马士革结构，无法采用该方法检测完成。

第二种方法，对大马士革结构进行FIB方式

这种方式采用FIB制造样品，适用于样品面积小的大马士革结构，一般适用于样品小于20纳米乘以20纳米的大马士革结构。具体方法为：

采用大于5电子伏特能量的电子束和大于30电子伏特能量的离子束对放置在FIB机台上的大马士革结构进行切割，得到样品后，在TEM上进行观测，得到的照片如图3所示。图3为现有技术适用于FIB方式获得的TEM照片示意图，从图3可以看出，由于大电子伏特能量的电子束和离子束的切割，会导致在切割样品时，切割大马士革结构中具有低介电常数材料的绝缘层发生收缩，从而导致互连金属线区域跟随变形，特别是大马士革结构中的底部通孔发生严重变形，从而切割得到的样品发生严重变形，很难真实反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。

综上，目前没有一种方法能够检测面积小的大马士革结构的铜种子层的厚度以及刻蚀形貌。

发明内容

有鉴于此，本发明提供一种检测半导体器件的大马士革结构的方法，该方法能够检测面积小的大马士革结构的铜种子层的厚度以及刻蚀形貌。

为达到上述目的，本发明实施例的技术方案具体是这样实现的：

一种检测半导体器件的大马士革结构的方法，包括：