[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体器件的形成方法。

背景技术

在半导体技术中，即使元件尺寸持续缩减，仍希望晶体管的性能可更为增进，也希望能制造出结合低、高、中电压应用范围的集成电路半导体装置。举例来说，用于驱动图像传感器、LCD以及印刷磁头等的集成电路(以下称为驱动IC)，由具有在+V以上的电源电压下工作的漏极及源极间的耐压能力强的高压MOS晶体管的驱动输出单元，以及具有在数伏以下的电源电压下可以使用的漏极耐压能力差的低压MOS晶体管的控制驱动输出单元的逻辑单元构成。此类集成电路通常称作系统单晶片。尽管这类集成电路包含采用非常低电压(比方1.8V或2.5V)来操作的逻辑晶体管，但是位于相同集成电路上的其它晶体管是因高电压应用而设计的，因此是以高电压来操作，并且往往漏极至源极的压差可能有30V甚至40V之高，高电压晶体管元件比逻辑电路中的逻辑晶体管或周边晶体管有能力负载更多的电流。

现有形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程包括：步骤S11，在半导体衬底上形成第一栅氧化层。步骤S12，在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层。步骤S13，将半导体衬底放入具有缓冲氧化蚀刻剂槽的机台内，以光刻胶层为掩膜，湿法刻蚀低压MOS区的第一栅氧化层至露出半导体衬底。步骤S14，将半导体衬底从具有缓冲氧化蚀刻剂槽的机台内取出后，再放入具有硫酸槽的机台，湿法刻蚀去除光刻胶层。步骤S15，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层。步骤S16，分别在高压MOS区和低压MOS区形成栅极及源/漏极。

现有在形成高压MOS晶体管和低压MOS晶体管时，由于去除低压MOS区的第一栅氧化层和去除光刻胶层分别在不同的刻蚀机台内进行，对半导体衬底进行取出放入，花费的时间较长，使制作效率降低。同时，缓冲氧化蚀刻剂清洗和硫酸清洗之间的等待时间过长会造成的光刻胶残余无法清除的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，防止制作时间长，效率低，造成光刻胶残余无法清除的问题。

本发明提供一种半导体器件的形成方法，包括：在半导体衬底上形成第一栅氧化层，所述半导体衬底分为高压MOS区和低压MOS区；在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层；将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；以光刻胶层为掩膜，先将半导体衬底放入内，刻蚀去除低压MOS区的第一栅氧化层；将半导体衬底从缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，刻蚀去除光刻胶层；将半导体衬底从刻蚀机台内取出后，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层；分别在高压MOS区和低压MOS区形成栅极及源/漏极。

可选的，所述刻蚀机台型号为Mattson AWP200。

可选的，所述缓冲氧化蚀刻剂槽内溶液的浓度比为H₂O∶HF∶NH₄F＝130∶1∶7。

可选的，所述硫酸槽内溶液的浓度比为H₂SO₄∶H₂O＝5∶1。

可选的，形成第一栅氧化层的方法为湿氧法，厚度为300埃～400埃。

可选的，形成第二栅氧化层的方法为湿氧法，厚度为50埃～90埃。

与现有技术相比，本发明具有以下优点：将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；在刻蚀完第一栅氧化层后，不需要将半导体衬底从机台内取出，而只需要将半导体衬底从缓冲氧化蚀刻剂槽内转移至同一机台内的硫酸槽内，就可将光刻胶层去除。这样解决了由于缓冲氧化蚀刻剂清洗和硫酸清洗之间的等待时间过长造成的光刻胶残余无法清除的问题，并节约了时间，提高了刻蚀效率。

附图说明

图1是现有形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程图；

图2是本发明形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程图；

图3至图7是本发明形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的示意图。

具体实施方式