[发明专利]提高LDMOS器件的崩溃电压的方法有效

专利信息
申请号: 200910057159.6 申请日: 2009-04-29
公开(公告)号: CN101877315A 公开(公告)日: 2010-11-03
发明(设计)人: 陈华伦;罗啸;韩峰;陈瑜;熊涛;陈雄斌 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/822;H01L29/92;H01L21/768;H01L29/49;H01L21/027
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 提高 ldmos 器件 崩溃 电压 方法
【权利要求书】:

1.一种提高LDMOS器件的崩溃电压的方法,其特征在于:

按照常规的方法在前段制备所述LDMOS器件的栅结构的工艺中,形成的栅结构位于所述LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方,所述栅结构与位于所述高压漂移注入区的场氧区相隔离;

在后段工艺过程中,先在已经完成前面工艺的整个衬底上淀积介质层,接着在所述介质层上淀积导体层,而后刻蚀所述介质层和所述导体层,按照器件设计要求保留位于所述高压漂移注入区上方的所述介质层和所述导体层以在刻蚀后形成悬浮的栅极导电等势体,所述栅极导电等势体的一端位于所述高压漂移注入区内的场氧区上,所述栅极导电等势体的另一端位于所述栅结构上方及所述沟道区域的一侧至所述高压漂移注入区内的场氧区鸟嘴部分的一侧之间。

2.如权利要求1所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述栅极导电等势体的制备集成在后段集成有PIP或MIP工艺的LDMOS器件制备中,所述介质层为所述PIP电容或MIP电容的绝缘介质层,所述导体层为所述PIP电容或MIP电容的上极。

3.如权利要求1所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述栅极导电等势体的制备集成在后段集成有RPLOY工艺的LDMOS器件制备中,介质层淀积在所述RPLOY工艺中作为电阻的多晶硅之前,所述导体层为所述作为电阻的多晶硅。

4.如权利要求1所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述栅极导电等势体的制备集成在后段的金属连接工艺中,所述介质层为层间介质层,所述导体层为互连金属层。

5.如权利要求1至4中任一项权利要求所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述介质层为二氧化硅层,所述导体层为多晶硅层或金属。

6.如权利要求1至4中任一项权利要求所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述栅结构包括底层栅氧,位于所述栅氧上的多晶硅栅,以及位于上述两层材料两侧的侧墙。

7.如权利要求1至4中任一项权利要求所述的提高LDMOS器件的崩溃电压的方法,其特征在于:所述刻蚀之前先进行光刻工艺定义需要刻蚀的区域,所述光刻工艺中所用的光刻掩膜版为对原来的光刻掩膜版进行修改,在所述高压漂移注入区域增加需要保留光刻胶的位置以在刻蚀过程中保护该区域内的所述介质层和所述导体层不被刻蚀。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910057159.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top