[发明专利]提高LDMOS器件的崩溃电压的方法

说明书

技术领域

本发明涉及一种LDMOS器件的制备方法，特别涉及一种提高LDMOS器件的崩溃电压的方法。

背景技术

在目前的LDMOS(横向扩散金属氧化物场效应晶体管)器件结构里，一般会将多晶硅栅极延伸至场氧区上端，这样可以避免多晶硅只延伸LA区域，因为LA区域的薄栅氧容易因为漏区和栅极之间的压差而较容易击穿导致器件崩溃电压较小的问题。图1所示为常见的一种LDMOS器件结构，其中沟道区域的宽度LCH是由多晶硅和低压P阱的交叠区构成的；LA段为从沟道区到场氧化区之间的漏区上的区域，包括场氧化区的鸟嘴部分；PF区域位于场氧化层上；PA区域为漏区和多晶硅之间没有被多晶硅覆盖的场氧化层区。但是在这种结构里，同样也存在着无法避免的问题，即因为栅极是一个等势体，会导致电力线与其表面近乎垂直，等势线与其表面近乎平行，这样从PF和PA交界处的电势线会沿着场氧区近乎平行的方向延伸到鸟嘴区域，而栅极电势为零，这样就会在鸟嘴区域的薄栅氧上产生一个大的压降，因此这种结构还是会限制器件崩溃电压的进一步提高。对上述的LDMOS器件结构进行崩溃电压的模拟，当在深阱注入区电阻率为3Ω*mm，高压漂移注入区中磷的注入条件为注入能量150Kev，剂量3×10¹²个原子/cm²(并经过1150℃下进行约110分钟的热扩散处理)，体注入区中硼的注入条件为注入能量300Kev，注入剂量2×10¹³个原子/cm²，LCH、LA、PF、PA长度分别是0.5um、1um、1.2um和1um时，得到的器件模拟崩溃电压是49V。

发明内容

本发明要解决的技术问题是提供一种提高LDMOS器件的崩溃电压的方法，通过该方法制备的LDMOS器件具有较高的器件崩溃电压。

为解决上述技术问题，本发明的提高LDMOS器件的崩溃电压的方法：

按照常规的方法在前段制备所述LDMOS器件的栅结构的工艺中，栅结构位于所述LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方，栅结构与位于高压漂移注入区的场氧区相隔离；

在后段工艺过程中，先在已经完成前面工艺的整个衬底上淀积介质层，接着在所述介质层上淀积导体层，而后刻蚀所述介质层和所述导体层，按照器件设计要求保留位于所述高压漂移注入区上方的所述介质层和所述导体层以在刻蚀后形成悬浮的栅极导电等势体，所述栅极导电等势体的一端位于所述高压漂移注入区内的场氧区上，所述栅极导电等势体的另一端位于所述栅结构上方及所述沟道区域的一侧至所述高压漂移注入区内的场氧区鸟嘴部分的一侧之间。

本发明的方法可集成在后段制作的PIP，MIP或者RPOLY或者金属连接的工艺中，在栅极和漏区之间制作一段悬浮的栅极导电等势体，以提高器件崩溃电压。而且由于漏端导致的感应电势，会在悬浮栅下的漏端感应出积累电荷，降低器件的导通电阻。本发明的在栅极和漏区之间制备悬浮栅极导电等势体的方法，利用本身器件制备所集成的PIP、MIP或RPOLY或者后段的金属连接工艺来实现，在不增加工艺复杂性的同时节省了生产成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为现有的常规LDMOS器件的截面示意图；

图2为本发明的方法中前段栅结构完成之后的截面示意图；

图3为本发明的方法中后段工艺的介质层淀积完成后的截面示意图；

图4为本发明的方法中后段工艺的多晶硅层淀积完成后的截面示意图；

图5为本发明的方法中刻蚀前的光刻工艺后的截面示意图；

图6为完成本发明的方法后的一具体截面示意图；

图7为完成本发明的方法后的另一具体截面示意图。

具体实施方式

在半导体器件制备中，通常将器件主要结构的制备过程称为前段制程，而芯片中的多个器件之间的金属互连部分称为后段制程。本发明的提高LDMOS器件的崩溃电压的方法，主要分为两个部分：

一是按照常规的方法在前段制备LDMOS器件的栅结构(栅结构一般包括底层栅氧，位于栅氧上的多晶硅栅，以及位于上述两层材料两侧的侧墙)的工艺中，形成的栅结构位于LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方，栅结构与位于高压漂移注入区的场氧区在物理上的相互隔离(见图2)；