[发明专利]包含DMOS晶体管的集成电路的制备方法

说明书

技术领域

本发明涉及一种包含DMOS晶体管的集成电路的制备方法。

背景技术

在功率及高压集成电路制造中，常常会采用DMOS(横向金属氧化物半导体)器件来提供大的输出电流和高输出电压。在DMOS的结构中，多晶硅栅极到漏极引出端(源漏注入区或硅金属化区域)间距会直接影响到器件的击穿电压和导通电阻。

在现有的工艺流程如图1-图6所示，为：

(1)形成多晶硅栅极之后，在衬底表面淀积一用作侧墙的薄膜(见图1)；

(2)刻蚀侧墙薄膜，在多晶硅栅极的两侧形成侧墙(见图2)；

(3)采用光刻工艺和离子注入工艺，分步形成体注入区、源区和漏区，图3为形成源漏区之后的结构示意图；

(4)接着在形成上述结构的衬底表面淀积硬掩膜层，该硬掩膜层可为氮化硅或氧化硅；

(5)采用光刻工艺使光刻胶覆盖住高压漂移注入区上方除漏区外的区域，包括多晶硅栅极的一部分，该多晶硅栅极部分侧边的侧墙和高压漂移注入区的硅表面，也可覆盖一小部分漏区的上表面，之后刻蚀步骤四中的硬掩膜层，接着去除光刻胶；

(6)以步骤五中形成的硬掩膜层为掩膜，进行自对准金属硅化物的制备(见图6)。

上述工艺流程中，由于硅的金属化工艺和源漏注入工艺分为两次光刻，而由于套准精度的存在，两层光刻间存在一定的相对位移。为了保证硅金属化区域位于漏区之内，漏区的尺寸会比金属化区域大。这样就造成器件的整体尺寸变大，影响了器件的效率。

发明内容

本发明要解决的技术问题是提供一种包含DMOS晶体管的集成电路的制备方法，其能减少所制备的DMOS器件尺寸。

为解决上述技术问题，本发明的包含DMOS晶体管的集成电路的制备方法，在多晶硅栅极形成之后，包括如下步骤：

1)在所述形成多晶硅栅极的衬底上淀积用作侧墙的薄膜；

2)利用光刻工艺使光刻胶覆盖住位于所述DMOS晶体管中的高压漂移注入区上方预定形成硬质掩膜的用作侧墙的薄膜；

3)刻蚀暴露出的所述用作侧墙的薄膜，在所述多晶硅栅极的一侧形成侧墙，而在所述多晶硅栅极位于高压漂移注入区上的一侧形成硬质掩膜，之后去除步骤二中的光刻胶；

4)采用光刻工艺定义出体引出注入区的位置，之后以光刻工艺中的光刻胶为掩膜进行离子注入形成体引出注入区，然后去除所述光刻胶；

5)采用光刻工艺定义出源漏区的位置，之后以光刻工艺中的光刻胶为掩膜进行源漏离子注入分别形成源区和漏区，然后去除所述光刻胶；

6)接着利用所述硬质掩膜的保护，进行自对准金属硅化物的制备，在体引出注入区表面、源区表面、漏区表面以及未覆盖所述硬质掩膜的多晶硅栅极表面形成自对准金属硅化物。

本发明的包含DMOS晶体管的集成电路的制备方法，利用形成侧墙的干法刻蚀工艺同时在漏极引出区和多晶硅栅极之间形成的硬质掩模，使得后续的源漏注入工艺和硅的金属化工艺可有同时利用这一区域作为掩蔽模。这样就避免了两次光刻套刻的对准问题，使制备的高压器件漏区和硅金属化区可完全交叠，从而减少了器件的尺寸，保证了器件的效率。同时，本发明的制备方法，直接采用侧墙形成工艺在漏极引出端形成硬质掩膜，省略了原有工艺中的单独淀积刻蚀的硬掩膜层，同时，因为有硬质掩膜的存在，可使后续工艺中源漏区注入的光刻窗口变大，降低光刻工艺的要求。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1至图6为与现有的DMOS晶体管的制备流程相应的截面结构示意图；

图7为本发明的包含DMOS晶体管的集成电路的制备流程示意图；

图8至图11为与本发明的制备流程相应的截面结构示意图。

具体实施方式

本发明的包含DMOS晶体管的集成电路的制备方法，在多晶硅栅极形成之后，具体流程可参见图7，包括如下步骤：

1)在形成多晶硅栅极的衬底上淀积用作侧墙的薄膜(见图8)，该薄膜为常规用作侧墙的材料，可为氮化硅膜，也可为氧化硅膜；

2)利用光刻工艺使光刻胶覆盖住位于所述DMOS晶体管中的高压漂移注入区上方预定形成硬质掩膜的用作侧墙的薄膜，包括多晶硅栅极的一部分和高压漂移注入区上的部分，原则上将预定形成漏区的位置暴露出来；

3)刻蚀(一般为干法刻蚀)暴露出的用作侧墙的薄膜，刻蚀之后在多晶硅栅极的一侧形成侧墙，而在多晶硅栅极位于高压漂移注入区上的一侧形成硬质掩膜(见图9)，之后去除步骤二中的光刻胶；